打印
[硬件设计]

下拉电阻的作用?

[复制链接]
888|4
手机看帖
扫描二维码
随时随地手机跟帖
沙发
mini1986| | 2015-6-30 08:54 | 只看该作者
引脚不受其他控制的时候,保持低电平啊......

使用特权

评论回复
板凳
我就是我的天使|  楼主 | 2015-6-30 20:49 | 只看该作者
mini1986 发表于 2015-6-30 08:54
引脚不受其他控制的时候,保持低电平啊......

OOO

使用特权

评论回复
地板
sdnumcu| | 2015-7-23 10:32 | 只看该作者
下拉和上拉

使用特权

评论回复
5
sdnumcu| | 2015-7-23 10:33 | 只看该作者
上拉电阻实际上是集电极输出的负载电阻。

不管是在开关应用和模拟放大,

此电阻的选则都

不是拍脑袋的。

工作在线性范围就不多说了,

在这里是讨论的是晶体管是开关应用,

所以只

谈开关方式。找个

TTL

器件的资料单独看末级就可以了,内部都有负载电阻根据不同驱动

能力和速度要求这个电阻值不同,

低功耗的电阻值大,

速度快的电阻值小。

但芯片制造商很

难满足应用的需要不可能同种功能芯片做许多种,

因此干脆不做这个负载电阻,

改由使用者

自己自由选择外接,所以就出现

OC



OD

输出的芯片。由于数字应用时晶体管工作在饱和

和截止区,

对负载电阻要求不高,

电阻值小到只要不小到损坏末级晶体管就可以,

大到输出

上升时间满足设计要求就可,

随便选一个都可以正常工作。

但是一个电路设计是否优秀这些

细节也是要考虑的。

集电极输出的开关电路不管是开还是关对地始终是通的,

晶体管导通时

电流从负载电阻经导通的晶体管到地,

截止时电流从负载电阻经负载的输入电阻到地,

如果

负载电阻选择小点功耗就会大,这在电池供电和要求功耗小的系统设计中是要尽量避免的,

如果电阻选择大又会带来信号上升沿的延时,

因为负载的输入电容在上升沿是通过无源的上

拉电阻充电,

电阻越大上升时间越长,

下降沿是通过有源晶体管放电,

时间取决于器件本身。

因此设计者在选择上拉电阻值时,要根据系统实际情况在功耗和速度上兼顾。


使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

5

主题

12

帖子

0

粉丝