DFB的模块结构 -- 地址计算单元

发表于 2015-6-30 18:45

ACU当前的地址和寄存器的状态能通过汇编指令
保存到存储器，或者从存储器恢复过来（使用上下文切
换）。一个16x14的ACU RAM用于这个目的。高7位用于
ACU B，低7位用于ACU A，这样每个ACU能保存16个
地址或者状态。
ACU指令对数据RAM的地址递增/递减（或根据
FREG寄存器的值）操作。除此外，取模运算用于在用户
定义的范围内进行一个回绕操作。

发表于 2015-6-30 18:47

DFB模块有一个32位的高级高性能总线AHB-Lite从
总线接口。对这个32位总线来说，存在这样一个事实，即
DFB的RAM是24位的，大多数到DFB的总线传输都是24位
的。
      DFB有一个扩展的控制和状态寄存器（Control and
Status Register,CSR）集，这个CSR集通过系统总线在任何
时间进行访问CSR。包含CSR位信息的寄存器通过地址映
射作为32位的寄存器（低字节有效）。这个范围对8位和
32位访问都是适合的。
  保持采样的CSR是24位宽度（暂存和保持寄存器），
并且包含相关的硬件来允许字节和16位的访问。
      系统软件充分控制DFB RAM加载的配置过程（硬件
不支持）。

登录 · 发表于 2015-6-30 18:48

1．流模式
      如下图所示，该模式下，系统软件不在主存储器中
管理数据/系数。它们只在数据RAM中被保持和管理，新
的采样流入DFB。
   流模式将信号数据以周期流的形式移入DFB，并不
要求数据RAM映射到系统AHB总线来完成数据传输。
   由于历史采样数据和滤波器系数永久保存在数据
RAM中，系统软件不用管理数据和系数，或在块内移动
数据和系数，或者将其移入或移出DFB。

发表于 2015-6-30 18:50

DFB硬件支持最多两个流传输通道，对多于两个
通道的应用需要使用块传输模式。DFB内的暂存寄存器和
控制逻辑确定支持多少个流传输通道。数据RAM内的这些
通道如何映射和管理是由控制器汇编语言的功能确定。
在输入流模式下，采样速率由ADC或其它源来确
定。DFB必须运行高于或者等于采样速率，这样才能保
证DFB的正确运行。当计算引擎完成对采样数据的处
理，则发送读总线指令。
两个暂存寄存器的满或空标志对DFB控制器是可见
的，并且基于状态信息产生分支，这样就允许控制需要
工作的通道。

发表于 2015-6-30 18:51

当DFB控制器发出总线读指令，它并不请求总线，
产生中断或者DMA请求。仅仅是通知总线需要下一个采
样，并且等待其到来。这种方法不需要FIFO。
使用一个24位的暂存寄存器用于小于1Mbps采样，
保证了总线延迟低于采样周期。
当DFB准备一个输入采样时，当检查完一个有效的
新数据已经写入到暂存寄存器器后，暂存寄存器的内容
就写入数据RAM合适的位置中。当数据RAM没有映射到
PHUB时，来自系统的数据写到了数据RAM时，这是
唯一的方法。
通过确认总线读信号和使用低阶ACU RAM地址位
（acu_addr[0]）寻址两个寄存器，来读取输入暂存寄存
器。地址位为低，读暂存寄存器A；否则读暂存寄存器
B。当读操作后，硬件就清除相应的信号。

登录 · 发表于 2015-6-30 18:52

2．块传输模式
如下图所示，该模式下，将采样集或者系数数据移
入/出DFB的数据RAM。这种使用DFB的方法支持多通
道处理并且提供比嵌入式数据RAM所支持的更高阶数的
滤波器功能。它也能用于初始化将要运行在流模式下的
通道。

DFB的模块结构 -- 地址计算单元

相关帖子

本帖子中包含更多资源

本帖子中包含更多资源

浏览过的版块