大家来找茬之任性的DDR2设计（上）

登录 · 发表于 2015-7-2 16:00

作者：周伟一博科技高速先生团队队员

前面有讲到设计人员因为没有留意到DDR3主控没有读写平衡功能，就按照常规的布线要求来走线，导致数据和时钟信号长度差异较大，最终使得DDR3系统运行不到额定频率。看来没有读写平衡的DDR3，直接按照DDR2的设计规则来做还是比较靠谱的，那么DDR2的设计到底有哪些规则呢？我想大家肯定会比较感兴趣吧。
到底有哪些规则呢？所谓实践出真理，还是先来看看下面的这个案例吧！
这个DDR2系统采用8片颗粒表底贴的设计，地址、控制、命令信号一拖八，其余信号一拖二，但最终的系统跑不起来。查看PCB设计，列出部分信号的截图如下，先不评论，各位慢慢开始来找茬吧。

更多信号及走线图见附件，想知道这个DDR2系统跑不起来的原因，详见下期答案分享。

发表于 2015-7-6 01:36

芯片没有参考设计么？没有evm么？
直接抠图啊

发表于 2015-7-6 15:52

不是所有芯片都有参考板的哈，也不是所有公司能拿到参考设计板的。

发表于 2015-9-17 10:17

xycfwrj 发表于 2015-7-6 01:36
芯片没有参考设计么？没有evm么？
直接抠图啊

什么芯片有参考设计啊？求大神指教:lol

发表于 2015-9-18 16:34

太佛心了!為了提升中文系國家的技術力真是辛苦了

[PCB] 大家来找茬之任性的DDR2设计（上）

本帖子中包含更多资源

相关帖子

浏览过的版块

偶尔光临

技术新星奖章