21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 关于MBI5153的问题
返回列表 发新帖我要提问

[verilog] 关于MBI5153的问题

[复制链接]
2809|1
 楼主| yaorh 发表于 2015-7-3 09:01 | 显示全部楼层 |阅读模式
mb, verilog, 时序, 芯片, verilo
小弟最近在学习用Verilog驱动MBI5153芯片，但是搞不清MBI5153的时序关系，希望各位前辈们能够伸以援手，小弟在此感激不尽！！5153的datashee在百度文库就有，小弟权限不够，发不了地址链接

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
yulunna 发表于 2015-7-3 12:24 | 显示全部楼层
主时钟确定，和主时钟相关的一些信号可以单独从一同一时钟确定。比如DCLK和LE,LE在DCLK的降延变化，那电路就让降延触发，LE高维持多少个DCLK周期，那就让LE维持多少个DCLK周期后在变化:lol
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

yaorh

2

主题

8

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部