打印
[PCB]

大家来找茬之任性的DDR2设计(下)

[复制链接]
746|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yvonneGan|  楼主 | 2015-7-8 17:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
在上一篇的**中我们有截取各组信号的大致走线结构,从这个走线上我们到底可以看出什么问题会导致该DDR2系统运行异常呢?下面请看我们一一为您分解。
时钟信号一拖二采用T型拓扑结构无可厚非,也说明有一定的设计概念,但是对于T型拓扑的设计要点还不是很清楚。一般我们的DDR2信号的T型结构需要主干线比较长,分支比较短,最好在500mil以内,这是看到的第一个问题,该设计分支和主干线路长度差不多;第二个问题是如果要外部端接,一般这个端接会放到第一个分支处,而该设计虽然在分支处加了端接,但在另一端靠近颗粒处又加了一个多余的端接,这就造成我们T型结构的不平衡。所谓的T型又叫等臂分支结构,需要两个分支长度、结构、端接尽量一致(长度有偏差时,最好控制在20mil内),而该设计却没有做到这一点。
我们仿真了原版本设计和改善后的时钟信号,波形对比见附件。
大家来找茬之任性的DDR2设计(下).pdf (659.63 KB)

大家来找茬之任性的DDR2设计(上).pdf (645.24 KB)

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:更多PCB设计干货http://www.edadoc.com/cn/TechnicalArticle/

345

主题

371

帖子

15

粉丝