21ic电子技术开发论坛 › 综合技术交流 › 电子技术交流论坛 › 请教：PROTEL中的CLEARANCE CONSTRAINT如何灵活设置 ...
返回列表 发新帖我要提问

请教：PROTEL中的CLEARANCE CONSTRAINT如何灵活设置

[复制链接]
2278|1
 楼主| 小研究 发表于 2015-9-24 21:32 | 显示全部楼层 |阅读模式
protel, Constraint, clearance, PCB, 信号
我在设计一款带有高压但又对空间颇为在意的PCB。假设在设计PCB时有这样一个需求：NET A、B、C都是高压信号，相对其他信号都有较大的爬电距离，假设爬电距离要求设置为100mil，但ABC之间的电压却很小，无需过大的爬电距离，彼此之间只需要10mil。此时应该怎么设置PROTEL中的CLEARANCE CONSTRAINT呢？
谢谢。
回复

收藏 举报

相关帖子
 楼主| 小研究 发表于 2015-9-25 09:14 | 显示全部楼层
坐等。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小研究

153

主题

869

帖子

8

粉丝
快速回复 在线客服 返回列表 返回顶部