21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › xilinx spartan6 mcb核疑问
返回列表 发新帖我要提问

[FPGA] xilinx spartan6 mcb核疑问

[复制链接]
965|0
 楼主| valkyrie1107 发表于 2016-11-11 13:31 | 显示全部楼层 |阅读模式
spartan6, XILINX, DDR, DDR3, 内存
DDR3配置中有一个配制叫做c_p0_mask_size 可以配置为4 8 16，大致解释为可用ddr3数据位数，这个参数是否必须和c_p0_data_port_size的32 64 128对应死？数据位32必须对应mask size  4  64对应8？（假设硬件内存是16位的），我现在认为是一一对应死的，如果配置为port_size 64,那么16位数据线岂不是只能用8位？这样很浪费？
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

valkyrie1107

1

主题

2

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部