RE 测试高频谐波不过

登录 · 发表于 2017-8-13 13:48

本帖最后由 zhizuzhe 于 2017-8-13 13:51 编辑

系统主要就是2个网口，RGMII接口，跑100M，所以时钟和信号都是25M，但是FPGA内部时钟是125M。
做RE测试的时候，发现125M的3/5/7次谐波超标。。。
已经改过网口的时钟幅度，能小一点点，但还是超。调整RGMII phy tx方向的串联电阻，无效或更糟。
请高手赐招！！

发表于 2017-8-19 16:00

你好做EMC出现问题，首先不要盲目的去整改，特别是直接就该时钟频率。整个电路使用的频率都没超过200M，超的位置全在350M—1G间，就不要考虑时钟频率了。具体我也不好说，首先电路设计是一方面，还有就是电源（是否是开关电源），最好说一下是什么产品，这样会更好判断一下。要是还没整改过，可以加我蛐蛐 201024577

发表于 2017-9-1 16:52

电路中是否使用了125MHz时钟？目前看这个波形，电源的可能性不大。

发表于 2017-9-1 16:54

目前看很有可能是125MHZ时钟的奇数次谐波，可以参考。微信jr0570168

发表于 2017-9-5 13:37

时钟线始端加CR滤波。FPGA驱动电流改小。绝对能过。

发表于 2017-9-10 00:04

看超的应该是125M时钟，你们是用FPGA模拟的RGMII吗

发表于 2017-9-17 10:21

PCB上需要处理

发表于 2017-9-18 08:48

初步估计，应该是晶振、PLL锁相环、电源和退藕等处理的不好。
这个肯定要看原理图和PCB图，否则没法找原因？

发表于 2019-2-27 18:16

FPGA的电源脚的电容看下，是否靠近IC， layout可以发出来看下

发表于 2019-3-20 12:09

高频通过屏蔽处理较好

发表于 2019-4-8 15:18

大神

发表于 2019-4-8 15:27

可以从接口或者pcb布局两种方法上整改。

发表于 2019-6-14 14:38

主要还是要从PCB上更改是最佳方法

发表于 2021-11-18 17:55

在晶振25M和125M，加磁珠、RC，但估计改善不明显，主要原因是RF射频电流在回流路径上遇到高阻抗（如PCB地的裂缝、过孔、开槽等），这个高阻抗会形成一个共模电压，然后驱动共模电流往网口发射，要么在网口堵，要么只能改pcb，设计一块完整地平面；不要问为什么？因为我就遇到过这样的问题

RE 测试高频谐波不过

本帖子中包含更多资源

相关帖子

浏览过的版块

希望之星奖章

涓涓之细流

技术新星奖章

技术高手奖章

甘甜之泉水

常驻人口

以坛为家

技术奇才奖章

无冕之王奖章

沉静之湖泊

技术导师奖章

七世轮回

社区建设奖章

欢快之小溪