ise 仿真没输出信号量 求帮忙 最好能给个 testbench 文件

[复制链接]
2282|0
 楼主| a5612433 发表于 2011-5-26 16:51 | 显示全部楼层 |阅读模式
module div_clk6mhz(clk24m,clk6m);//6Mz的基准频率
input clk24m;
output clk6m;
reg clk6m;
reg cnt;
[email=always@(posedge]always@(posedge[/email] clk24m)
if(cnt<1)cnt=cnt+1;      
   else
   begin
      cnt=0;
     clk6m=~clk6m;
   end
endmodule
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

2

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部