21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › FPGA控制SJA1000完成初始化后发送任何数据都会导致总线 ...
返回列表 发新帖我要提问

[FPGA] FPGA控制SJA1000完成初始化后发送任何数据都会导致总线错误

[复制链接]
584|0
 楼主| 杨朔 发表于 2020-8-28 16:07 | 显示全部楼层 |阅读模式
控制, FPGA, sja1000, 总线, TI
本帖最后由 杨朔 于 2020-8-28 17:07 编辑

SJA1000使用PELICAN模式，外部24m时钟，TIM0,TIM1分别为00,18，初始化完成后SR寄存器会保持一段时间3c后回到0c状态，此时发送can数据帧，sja1000回报总线错误，start frame error,求解
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

杨朔

2

主题

2

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部