[AT32F423] 2024年第一坑来自AT32F423的PLL

[复制链接]
1597|7
 楼主| imdx 发表于 2024-1-1 16:23 | 显示全部楼层 |阅读模式
2024年第一坑来自AT32F423的PLL,它的PLL输出到系统时钟SCLK之间有个固定的2分频,这个设计是它独有的,和它哥AT32F435的PLL基本相同,只是没有这个二分频,AT32的其他型号也没有。个人感觉这是个相当多余的设计,本身PLL就有倍频、预分频、后分频三个系数了,完全可以覆盖这个二分频,这个二分频带来的混乱远高于它带来的好处。
2024-01-01_161738.png

评论

@xch :xch果然大神耶  发表于 2024-1-2 15:59
xch
需要精确的50%占空比  发表于 2024-1-2 11:47
yangxiaor520 发表于 2024-1-2 08:34 来自手机 | 显示全部楼层
估计是为了方便匹配晶振吧
hjl2832 发表于 2024-1-2 12:20 | 显示全部楼层
梦中有个老头告诉过我,这世间万物,存在必有其道理。不要妄自作评判。
muyichuan2012 发表于 2024-1-2 15:55 | 显示全部楼层
本帖最后由 muyichuan2012 于 2024-1-2 15:58 编辑

楼上说的有道理,这么设计是为了优化USB时钟源
5626593c14680e67.png

 楼主| imdx 发表于 2024-1-3 22:34 | 显示全部楼层
muyichuan2012 发表于 2024-1-2 15:55
楼上说的有道理,这么设计是为了优化USB时钟源

后续的F402/405没有这个/2了,给了USB一个专门的UCLK,USB的时钟在PLL里面有一个专门的后分频系数。
说明F423的这个/2只是权宜之计,并不合理,F402/405的这个设计才是更合理的。
2024-01-03_223040.png
huquanz711 发表于 2024-1-4 08:06 来自手机 | 显示全部楼层
这么设计肯定是有原因的,为了兼顾某些外设需要的时钟。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

122

主题

904

帖子

8

粉丝
快速回复 在线客服 返回列表 返回顶部