ADC采样率超过推荐值有什么影响啊？

发表于 2024-5-7 00:04

事实上，这种配置并不重要，一般按照自己的需要来做吧

发表于 2024-5-8 08:24

通常很难达到最大采样率

发表于 2024-5-8 22:10

较高的采样率意味着需要更多的数据带宽来传输和处理采样数据，这会给后续的数据处理带来压力。

发表于 2024-5-21 14:17

什么是官方推荐的采样率，只要你在 ADC 范围内，采样率不会影响准确性

发表于 2024-6-4 21:11

没有，只要交流参考电压不漂移，数据采样率合理，基本上就不会有问题

发表于 2024-6-6 23:36

ADC采样率超过推荐值时，可能会导致信号失真、噪声增加或系统稳定性下降。因此，选择合适的采样率非常重要，需根据实际需求和应用场景进行配置。

发表于 2024-6-9 11:55

空调的分辨率可能会降低，导致量化噪声增加，从而降低整体的测量精度。

发表于 2024-7-1 23:02

一般不宜，建议以速度为宜

发表于 2024-7-2 08:29

过采样呗，实际速率跑步上去。

发表于 2024-7-7 22:45

增加采样率通常会导致交流电的功耗增加，从而影响到系统的热管理和能源效率

发表于 2024-7-9 17:01

肯定会不准啊

发表于 2025-6-15 08:57

本帖最后由 zhjb1 于 2025-6-15 08:59 编辑

AT芯片的ADC采样率范围挺宽的，我做过较快的1.5，7.5，13.5三个较快的测试比较，在1.5时，5路12位ADC采样就较为明显的跳动大约在+-20个之间跳动；采用7.5时跳动在+-3个左右或更低；在13.5以上基本是个位在偶尔跳动，数值再大可以说在有限个采样过程数据稳如“老狗”。因此常规采样周期设为：7.5——ADC_SAMPLETIME_7_5。
说明：板子自己设计的实验板，芯片AT32F407VGT7，主频240MHz，带有XMC驱显，5路EXTkey中断，3路PWM输出，等常规各种模块的开启，都运行时ADC的变化如上述。但如果将串口LCD显示连接线靠近ADC的输入连接线时，跳动会加大一点。说明线路优化布局十分有意义。
照片没有意义，视频发表太麻烦，不是必须就文字表述就可以了。
顺便说一句，我非常喜欢测试各种芯片，如有更高端的芯片或开发板等给我试用会给一些有益的测试结果的，仅此。

发表于 2025-10-9 12:33

ADC采样率超过推荐值会导致采样精度下降，失真加剧。因为采样保持电路充电时间不足，无法准确建立电压，转换结果误差会显著增大。

发表于 2025-10-11 20:16

是的，如果采样率过高，超出了ADC的线性范围，那么精度确实会下降。

发表于 2025-10-16 17:01

较高的采样率其实更加稳定

发表于 2025-10-16 23:18

采样率你还能控制？这不都是内部上线限定死了？

[应用相关] ADC采样率超过推荐值有什么影响啊？

浏览过的版块

技术新星奖章