21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › cpld fpga 实现clk的简单方法
返回列表 发新帖我要提问

cpld fpga 实现clk的简单方法

[复制链接]
2520|5
 楼主| wangkj 发表于 2008-10-30 16:25 | 显示全部楼层 |阅读模式
CPLD, FPGA, pi, Input, Output
pin1:clk,input,<br />pin2:clk_out&nbsp;output,<br />clk_out=~clk;&nbsp;<br />pin1,pin2&nbsp;用100欧电阻连接，<br />利用cpld,fpga本身的延时，<br />实现时钟功能。<br />可行否？
回复

收藏 举报

相关帖子
 楼主| wangkj 发表于 2008-10-30 16:27 | 显示全部楼层

或者，更进一步，能不能结合无源晶体，实现准确时钟？

  
回复

收藏 举报

王紫豪 发表于 2008-11-4 09:41 | 显示全部楼层

无源晶体+个7404做

  
回复

收藏 举报

masashinakayama 发表于 2008-11-4 12:53 | 显示全部楼层

要shotty PIN特性的CPLD

  
回复

收藏 举报

 楼主| wangkj 发表于 2008-11-5 08:34 | 显示全部楼层

shotty PIN 啥意思?

  
回复

收藏 举报

钻研的鱼 发表于 2008-11-6 08:24 | 显示全部楼层

很少看见cpld或者fpga做晶振源

很少看见cpld或者fpga做晶振源，因为这需要物理约束，否则很容易被优化掉。同时这种时钟频率速率非常高，而且基本上是不准的，受器件温度影响很大。其实fpga内部都有丰富的锁相环，为何不用呢？
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wangkj

580

主题

9972

帖子

24

粉丝
快速回复 在线客服 返回列表 返回顶部