21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › allegro 内电层铺铜
返回列表 发新帖我要提问

[Allegro] allegro 内电层铺铜

[复制链接]
1610|1
 楼主| cer1991 发表于 2014-11-1 11:46 | 显示全部楼层 |阅读模式
ALLEGRO, 内电层, via, vi, tc
请问allegro内电层动态铺铜，为什么铺出来的铜之间和via相连？在顶层铺铜的时候，铜会自己绕过不同网络的via，为什么内电层不可以了么？
还有就是内电层铺铜一定得要在anti etch画线么？不能像顶层一样直接用shape铺么？
回复

收藏 举报

相关帖子
jjjyufan 发表于 2014-11-2 13:36 | 显示全部楼层
估计是你自己设置的问题
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

cer1991

107

主题

189

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部