21ic电子技术开发论坛 › ip核 › 相关帖子
ip核 标签:

ip核

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
求助猴哥，FIR的IP核问题
FIR ，ip核 ，DDS ，Chip ，时钟频率
FPGA论坛 jiachunyu521 2015-7-29 0 671 jiachunyu521 2015-7-29 22:21
ISE14.4跑过的程序在14.6上跑综合不过
se ，ip核 ，ip
FPGA论坛 pengchengfei 2015-11-18 0 428 pengchengfei 2015-11-18 17:29
转让LDPC编译码IP核
ldpc ，编译码 ，ip核 ，代码 ，源代码
创业|外包|承接 Tonylzez 2016-2-18 0 1131 Tonylzez 2016-2-18 20:50
关于altera DDR2 IP核的疑问，求大侠指教
altera ，DDR ，ip核 ，信号 ，FIFO
侃单片机论坛 史木木 2016-2-27 0 762 史木木 2016-2-27 16:58
Xilinx FPGA入门连载73：波形发生器之IP核CORDIC（正弦波）配置 attach_img
CORDIC ，波形发生器 ，FPGA ，ip核 ，XILINX
FPGA论坛 rousong1989 2016-4-24 0 1123 rousong1989 2016-4-24 18:18
Xilinx FPGA连载74：波形发生器之IP核CORDIC（正弦波）功能.. attach_img
CORDIC ，波形发生器 ，正弦波 ，XILINX ，ip核
FPGA论坛 rousong1989 2016-4-25 0 1086 rousong1989 2016-4-25 08:15
请教大牛：avalon-st相关的IP核是不是一定的在SOPC系统中使...
Avalon ，ip核 ，ST ，sopc系统 ，代码
FPGA论坛 robotouch 2016-7-10 0 906 robotouch 2016-7-10 17:06
求助：Altera的8B10B的IP核是不是免费的，在哪个路径下？
altera ，ip核 ，LTE ，TE ，ip
FPGA论坛 robotouch 2016-7-10 0 1356 robotouch 2016-7-10 18:18
千兆以太网
千兆以太网 ，ip核 ，ip ，信号 ，信号线
EDA 技术 流殇1 2016-8-14 0 814 流殇1 2016-8-14 09:35
浅析嵌入式MCU硬件设计相关要素
嵌入式 ，硬件设计 ，MCU ，ip ，ip核
ARM技术论坛 huangedu 2016-8-16 0 810 huangedu 2016-8-16 17:36
quartus 15版本 的IP核 的问题
ip核 ，Quartus ，DDR ，控制 ，控制器
FPGA论坛 qqfishboy 2016-8-17 0 1793 qqfishboy 2016-8-17 22:23
【新手党】求问下ISE中调用ROM ip核的步骤和详细过程
ip核 ，ROM ，se ，寻址 ，蜂鸣器
FPGA论坛 ynhp0428 2016-9-2 0 778 ynhp0428 2016-9-2 14:47
例说FPGA连载41：DDR控制器集成与读写测试之DDR2 IP核接口描述 attach_img
FPGA ，ip核 ，接口 ，读写 ，集成
FPGA论坛 rousong1989 2016-10-27 0 1207 rousong1989 2016-10-27 16:12
例说FPGA连载42：DDR控制器集成与读写测试之DDR2 IP核接口时序 attach_img
FPGA ，ip核 ，读写 ，集成 ，接口时序
FPGA论坛 rousong1989 2016-11-3 0 888 rousong1989 2016-11-3 17:14
谁用过altera 的sdi ip 核吗
altera ，sd ，ip ，ip核 ，CONFIG
FPGA论坛 nuzzy 2016-11-25 0 1246 nuzzy 2016-11-25 10:46
xilinx virtex5 用ise生成ddr2的IP核时，编译报错
编译 ，XILINX ，virtex ，ip核 ，DDR
ARM技术论坛 dushuaihu 2016-12-29 0 1012 dushuaihu 2016-12-29 00:27
SRIO 接口1x1,1x4是什么意思
接口 ，rio ，ip核 ，ip ，AN
FPGA论坛 fwz1992 2017-1-17 0 1175 fwz1992 2017-1-17 11:11
quartus ii 调用DDR2 IP核时无法生成 （ 已经完成**获得ddr2的license0
DDR ，ip核 ，license ，Quartus ，quartusII
FPGA论坛 529309659 2017-2-7 0 1607 529309659 2017-2-7 17:27
如何用原理图设计方法给各个输入付初值~ attach_img
原理图 ，乘法器 ，加法器 ，ip核 ，verilog
FPGA论坛 18910748101 2017-4-13 0 755 18910748101 2017-4-13 18:53
例说FPGA连载31：PLL例化配置与LED之PLL的IP核配置 attach_img
FPGA ，ip核 ，LED ，PLL
FPGA论坛 rousong1989 2016-9-12 0 771 rousong1989 2016-9-12 17:03
1 ...161718192021222324下一页
在线客服