自定义IP核出错导致界面出错
![]() |
FPGA论坛 | 比神乐 2023-7-18 | 0 2194 | 比神乐 2023-7-18 18:22 |
---|---|---|---|---|
我自己定制的数码管IP核老是不对
![]() |
FPGA论坛 | 比神乐 2023-7-19 | 0 2172 | 比神乐 2023-7-19 13:37 |
MIG IP核在Vivado中出现错误:[Place 30-575] Sub-optimal placement for a clock-...
![]() |
FPGA论坛 | AuroraWaltz 2025-7-27 | 0 2028 | AuroraWaltz 2025-7-27 08:02 |
modelsim仿真IP核提示 is not defined问题 | 电子技术交流论坛 | 18709448612 2025-8-4 | 0 596 | 18709448612 2025-8-4 14:27 |