21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
verilog去除毛刺的方法
ST ，硬件 ，信号 ，ge ，AI ，verilog
EDA 技术 gaochy1126 2023-2-18 0 2774 gaochy1126 2023-2-18 15:39
Verilog中wire与reg类型的区别
信号 ，组合 ，触发 ，输出 ，verilog ，Wire
EDA 技术 gaochy1126 2023-2-18 12 4214 gaochy1126 2023-2-28 22:11
Verilog中的initial块
TI ，initial ，ni ，verilo ，verilog
EDA 技术 gaochy1126 2023-1-31 0 2773 gaochy1126 2023-1-31 21:51
verilog for循环的使用 attach_img
FOR ，FOR循环 ，verilo ，verilog
EDA 技术 gaochy1126 2023-1-31 0 2846 gaochy1126 2023-1-31 21:50
Verilog 竞争与冒险 attach_img
verilo ，verilog
EDA 技术 gaochy1126 2023-1-31 7 2187 gaochy1126 2023-1-31 21:18
Verilog 仿真激励 attach_img
verilo ，verilog ，仿真
EDA 技术 gaochy1126 2023-1-31 3 1664 gaochy1126 2023-1-31 21:22
IIC的Verilog实现
ic ，iic ，verilo ，verilog
EDA 技术 gaochy1126 2023-1-31 0 1616 gaochy1126 2023-1-31 21:46
SPI总线的verilog实现
SPI总线 ，pi ，spi ，verilo ，verilog
EDA 技术 gaochy1126 2023-1-31 0 2850 gaochy1126 2023-1-31 21:46
verilog写的LCD1602 显示
CD ，LCD ，LCD1602 ，verilo ，verilog
EDA 技术 gaochy1126 2023-1-31 0 2697 gaochy1126 2023-1-31 21:48
Verilog中reg和wire的区别总结
设计 ，输入输出 ，模块 ，输出 ，Wire ，verilog
EDA 技术 gaochy1126 2023-2-18 12 3928 gaochy1126 2023-2-28 22:15
Verilog中毛刺问题
时钟 ，电平 ，锁存器 ，触发器 ，触发 ，verilog
EDA 技术 gaochy1126 2023-2-18 0 2760 gaochy1126 2023-2-18 14:45
verilog中的毛刺产生
se ，ST ，GS ，原因 ，AC ，verilog
EDA 技术 gaochy1126 2023-2-18 0 2702 gaochy1126 2023-2-18 14:55
关于Verilog中begin···end语句执行顺序
时序逻辑 ，时序 ，阻塞赋值 ，阻塞 ，顺序 ，verilog
EDA 技术 gaochy1126 2023-2-18 0 2733 gaochy1126 2023-2-18 15:45
Verilog中begin...end和fork....join的区别和用法
TEST ，Wire ，Input ，npu ，verilog ，FOR
EDA 技术 gaochy1126 2023-2-18 12 4669 gaochy1126 2023-2-28 22:13
Verilog自学 attach_img
时序 ，触发器 ，AC ，触发 ，verilog ，自学
EDA 技术 gaochy1126 2023-2-18 0 2999 gaochy1126 2023-2-18 15:50
Quartus II 中 Verilog 常见警告/错误汇总
Quartus ，UART ，verilo ，verilog
EDA 技术 gaochy1126 2023-2-28 1 7855 gaochy1126 2023-2-28 22:34
Verilog基本语法之wire和reg
Wire ，verilo ，verilog
EDA 技术 gaochy1126 2023-3-18 0 8745 gaochy1126 2023-3-18 12:55
Verilog中wire与reg类型学习
Wire ，verilo ，verilog
EDA 技术 gaochy1126 2023-3-18 0 8815 gaochy1126 2023-3-18 12:56
夏宇闻老师书第9章例9.4的问题 attach_img
verilo ，verilog ，仿真 ，数字系统 ，数字系统设计
FPGA论坛 比神乐 2023-3-21 6 1510 比神乐 2023-3-22 10:14
VERILOG 可综合和不可综合的理解 attach_img
verilo ，verilog
EDA 技术 gaochy1126 2023-5-29 0 8838 gaochy1126 2023-5-29 14:32
12345678910... 59下一页
在线客服