为什么用allegro的人这么少呢 ?
2010-6-11 12:05
- PCB技术
- 17
- 5920
用allegro的基本上是专业layout的，他们不上这里
各端口EMC设计标准电路2013年更新，增加了POE的和一些改动
2020-10-30 17:07
- EMC&可靠性设计
- 329
- 69871
好贴
请熟悉三星S5PC100/S5PC110的指点一下（代理也来）
2010-7-19 10:42
- ARM技术论坛
- 6
- 6257
怎么没人啊
高速信号质量问题，求救！
2010-5-24 10:01
- PCB技术
- 3
- 2885
从图中没看到什么反射
主要是传输线的容性负载，介质损耗使上升时间变大，还有电源的滤波设计得不好 ...
166MHZ的DDR系统布线这样有没有什么改进的余地？
2014-1-15 14:32
- 侃单片机论坛
- 9
- 3766
两层板你能跑起166M的DDR.....
时钟线没有严格对称，经过终端匹配电阻后间距发生变化，阻抗突变
数据线最长与最短差一倍多，没做等长，166 ...
两层板？
被删贴之后的冲动，哪是一个“惨”字了得？！
2010-5-17 12:28
- 侃单片机论坛
- 20
- 4660
学Altium 画PCB还要专门去培训，钱多了没地方花
ARM7/ARM9/ARM11 核心PCB图汇总
2010-5-18 14:40
- ARM技术论坛
- 5
- 3486
2440没什么好看的，画一块6410的板多少钱
【下载】S3C6410资料帖
2013-9-1 09:08
- ARM技术论坛
- 5
- 3431
这些东西有个毛用啊
请教pcb 高人： pcb 层叠有个真8层假8层的区分？
2010-5-25 10:06
- PCB技术
- 4
- 8770
是的，看层叠结构，比如为了控制阻抗，因为半固化片张数受限制，在六层板中间插入一个很厚的core，没有铜皮 ...
PADS里根据怎么来算等长的具体长度呢
2010-7-9 22:36
- PCB技术
- 3
- 7799
给你看个例子
1. 所有信号的容性负载为15pF@166MHz, 1.8V。所以所有的电容包括电路板的寄生电容要小于15PF ...
问一下用Allegro 16.3 怎样设置路径/
2015-1-9 11:20
- PCB技术
- 4
- 8542
设置焊盘和封装路径在setup->user preferences->paths->libray里
问一下那位用allegro 16.3 pad 设置过孔、表贴
2010-7-9 10:56
- PCB技术
- 3
- 4332
你如果看完这个教程就不用在这问这么低级的问题了
Cadence SPB16.2入门教程 http://bbs.21ic.com/viewthrea ...
[圈圈长篇连载]一个电子工程师的回忆录
2021-8-18 09:06
- 情感婚姻研习社
- 178
- 42212
我和楼主经历很相似啊，楼主大我几个月，家境也非常相似，我爸也是老师。小一点的时候对所有电的东西非常着 ...
【活动结束！】2017流水账！晒出收入！晒出甜蜜暴击！
2019-8-5 17:04
- 职场生活
- 55
- 12810
原来获奖了，好久没上都忘记了
2017流水账+毕业第一个十年
2018-4-11 17:47
- 职场生活
- 18
- 3006
老婆管着呢
还欠银行很多钱
固定资产只是串数字，自己能支配的钱少
2007年毕业到2017年正好整10年。2007年来广州到现在一直在广州呆着，今年二宝降临了，各方面开销又大很多。 ...
2
3
近期访客