怎么读AD7714的数据？
2011-1-26 20:44
- FPGA论坛
- 68
- 9155
唉！真麻烦啊！时序太麻烦了！！！:Q
有一个人让我把i
......
下面是我输入clk为1ns的仿真波形
下面是我输入clk为10ns的仿真波形
......
晕，为什么你的波形这么好啊？仿真的时候为什么输入时钟CLK的周期不同，得出的输出ADsclk有的时候是均匀脉 ...
他们原来的程序SCLK平时的时候是高电平，几乎测的时候都是高电平，后来看说明知道他是会像我说的那样变化 ...
时序就是我说的那样AD7714din输出一位， AD7714sclk就变化一次，输出前为0，输出后为1。 ...
应该是在CLK为高电平和SCLK为低时DIN有数据输出，如图中的高电平。但图里好像不对哦 ...
......
我把AD7714sclk
可以保证和其他部分一样都是用CLK的上升沿控制，保持一致性
但仿真时序图有点乱
估计得延时什么的吧？ ...
这个电路以前我测过，sclk平时是高电平的，几乎测的时候都是高电平，后来看说明知道他是会像我说的那样变化 ...
谁有EP1C6Q240C8的中文资料？ALTERA飓风系列的
2010-12-6 12:59
- FPGA论坛
- 2
- 3517
:'(想要中文的
十一月英雄榜!!快来领奖吧
2010-12-29 15:23
- FPGA论坛
- 11
- 2644
谢谢！话费收到了！:)
呵呵我才看到，原来我中奖了！我把我的电话和姓名都发给超人版主了。谢谢！ ...
有关PCI IP 内核的相关问题
2011-2-12 11:18
- FPGA论坛
- 18
- 4123
......
我在网上看到有人说：“大多数主板采用5V的PCI规范，而Altera的Cyclone系列FPGA的I/O口电压只支持3.3V，因 ...
恩，你说对了，是altera的PCI IP核，我知道那些关于PCI总线的物理信号是不用我处理的。我第一次写整个的系 ...
2
3
近期访客