congfeiyu的主页 - 21ic电子技术开发论坛

终于把模拟通道板给画好了，用的两层板，差点没画死人啊有木有！

70# 大碗拉面已经很慢啦人家从过年前就开始催了。。:dizzy:

现在核心板子的核心部分已经基本完成，接下来要由师弟来帮忙做USB接口部分，数据从DSP的HPI接口通过USB芯片 ...

顺便插播一条刚刚看到的新闻，TI把美国国家半导体收购了，这对TI来说可是如虎添翼啊！ ...

终于知道FIFO为什么会被读空了，原来我用读计数器wrusedw[9..0]的最高位作为半满标志来触发DSP的中断（第一 ...

多谢拉面兄，上面所讲的问题终于找到原因了，原来是我读取FIFO时FIFO空了，所以之后读出来的数据是空之前的 ...

现在就剩DA都已经能产生正常的波形了，唯独AD部分，由于24位数要拆成两个16位分别上传，上传的结果显示传输 ...

这两天杯具了，FPGA的JTAG口和DSP的仿真器相继**，FPGA的JTAG口估计烧坏了，我记得我没有带电拔插啊....DSP ...

导师让用函数信号发生器输入AD，将AD转换后的数据直接输出给DA，看看DA能否将新号还原，唉哪有那么简单哦， ...

56# 大碗拉面 DSP写入FIFO的时间很快，比DA转换快至少一个数量级，所以DAC的转换基本不会中断，但是我现在 ...

DAC搞了我好多天，出来的波形一直是乱七八糟。由于DAC是24位的，而DSP是16位的，我只能和AD一样用两个16位 ...

哇哈哈哈...FPGA已经可以用中断的方式来向DSP发送数据喽！每个通道每次读取512个字，但是在CCS里看DSP的内 ...

终于又找到原因了，原来altera的FIFO中的写计数器wrusedw一旦写满就会自动清零，难怪我一直看到它一直显示0 ...

ADC有输出后，发现FIFO的wrusedw[9..0]输出一直为0，以为写入FIFO失败呢，但是用DSP试着读了一下发现读出数 ...

ADC没输出的原因找到了！原来ADS1278的八个低电平有效的power down引脚被我悬空处理了，我原本以为悬空就是 ...

哈哈终于找到原因了，原来这个AD9851在输出10MHZ以上的脉冲时就会衰减，我将它配置成7MHZ输出的话脉冲输出 ...

最近LZ遇到了问题 DDS芯片AD9851的输出按理说应该是时钟脉冲的，但是现在输出的是正负都有的正弦波，奇怪.. ...

congfeiyu