verilog的问题
2012-11-27 18:04
- FPGA论坛
- 8
- 1756
5# Backkom80
额、能说的详细点么、哪个没有初值的、 触发的话、是不是我一给一个空的寄存器赋值马上就 ...
2# GoldSunMonkey 就是add调用testbench里面的adder和addend、然后再用adder调用add里的d、b、a、我的意 ...
就是add调用testbench里面的adder和addend、然后再用adder调用add里的d、b、a、我的意图是这样的、 ...
求解verilog
2012-12-13 16:28
- FPGA论坛
- 15
- 2508
唉、导师要求的、
大神呐、求帮助呐
版主、图贴好了、不过感觉没什么用的地方
2
3
近期访客