FPGA,EP2C8T144,NIOS2，高速型，100M频率问题
2013-3-7 15:17
- FPGA论坛
- 4
- 2757
这情况通常是资源不够用，用F型的CPU要很多资源的，你的这情况应该是在place时过不去，还有一种可能，就是 ...
跟建立时间和保持时间有关系吗
2013-3-7 15:04
- FPGA论坛
- 17
- 2866
我同意7楼的说法。而且对于异步信号，是不可能准确的测得，也没必要要求精确的数据，大约就行了，这才是比 ...
GTP的REFCLK极性
2013-3-7 15:00
- FPGA论坛
- 10
- 2738
根据我都收发器的了解，参考时钟的极性无关紧要，时钟的精度、抖动合格就行，不要求相位。很多收起器的RX,T ...
问个关键路经的问题
2013-3-10 00:19
- FPGA论坛
- 8
- 2125
在FPGA设计中，关键路径指时序性能最差的地方。图中的明显不是FPGA方面的东西，应该是IC制造方面的知识，俺 ...
2
3
近期访客