xilinx rapid IO 如何实现自定义数据的收发仿真？
2015-9-16 18:17
- FPGA论坛
- 24
- 7420
我最近也一直在弄这个，你得把文档先搞熟。
IP配置时很重要，会影响你的仿真。
仿真时先得等port和link初始 ...
xilinx rapidio ip核如何仿真
2019-10-12 10:20
- FPGA论坛
- 46
- 15545
初始化完成了吗？握手信号是否完备？采用什么包格式传输的，HELLO 还是srio stream？我也想问一下，有人 ...
求解verilog
2012-12-13 16:28
- FPGA论坛
- 15
- 2645
亲，你调用adder的输出端口呢？
急急急！！！Xilinx RapidIO IP核设计示例问题
2017-6-13 17:08
- FPGA论坛
- 18
- 8944
维护请求可以通过地址来发送，比如本地设备ID地址是32'h0000_0060,远端设备ID地址是32'h0100_0060,可以往这 ...
我目前只做了点对点的通信，不过原理是一样的。
你看在port和link初始化完成以后，example_design在mainten ...
不知道你接触SRIO多长时间了，我觉得先得把文档看懂，这个IP核基本就会用了。至于dest_id的问题我也试过， ...
DeviceID是本地地址，目的地址需要维护端口配置。
2
3
近期访客