GSM教您怎么在ISE查看各个模块消耗的资源
2019-4-11 14:39
- FPGA论坛
- 58
- 22373
这个我还真不知道，又学了一招，[哈哈]
以前都是在Summary里看，太不清晰
ISE 13.3 综合的问题
2012-7-26 21:31
- FPGA论坛
- 15
- 4101
9# GoldSunMonkey
其实说这个也没意思，主要他的回复让人实在觉得没有被当回事，就像一个人提醒你你的 ...
我去，直接忽略我。。。老子我敲那么多字也不容易啊
应该不是虚拟内存的事，是物理内存，32位系统默认单进程仅你能使用最大2GB内存，超过即报错，可修改系统允 ...
安富利GSM给您说说ModelSim仿真XILINX库添加
2013-11-21 23:01
- FPGA论坛
- 45
- 9114
36# zy7598865
改成绝对地址试试，仿佛记得早期版本用的绝对地址（不太确定，不对请拍），不妨一试。 ...
29# zy7598865
看那个ERROR，是不是说你路径中有空格不行啊？
13.3中这个编译工具已经可以在开始菜单中找到了，
另外，可能有的童鞋会在使用那条复杂的命令时发现不好使 ...
问一个chipscope的问题
2014-1-22 16:48
- FPGA论坛
- 15
- 7804
当例化LIA检测信号时，可有两种方法添加信号名：
1，使用FPGA Editor，在Tools -> ILA 菜单中，选Writ ...
7# GoldSunMonkey
我试过在VIO的ICON中选择USER1，在插入的CDC中的ICON选择USER2，这样可以编译通过， ...
8# GoldSunMonkey
对的，我也这么认为，所以我想问问有没有办法在例化的情况下导入监测的信号名？还 ...
6# ococ
谢谢，但是你这样做应该也是使用了chipscope inserter，就是插入cdc的方式，这样的话跟我工程中 ...
spartan6烧写spi flash失败，没有错误提示
2012-10-30 21:50
- FPGA论坛
- 52
- 18579
啊，没按推荐电路连啊。。。
我用过N25Q128, 但不是Spantan，PCB走线是否有信号完整性问题，是否过长有驱动问题？ ...
用示波器看看烧写时的spi时钟和数据，看报告貌似jtag没问题了。
p.s. 楼主用的什么cable和哪个版本的ISE i ...
FPGA的PLL倍频
2016-12-28 13:44
- FPGA论坛
- 9
- 2849
我庸。。。
问个有关impact的问题
2018-4-24 10:38
- FPGA论坛
- 22
- 10938
Xilinx 的cable另一边全是地，反接应该问题不大（如果不是自定义接头）。
加载线没检测到参考电压Vref，一般常见板子没加电报此错误，
7楼提问正确，应首先考虑，不过既然发帖应该做 ...
欢迎大家购买安富利推出ZEDboard的ZYNQ开发板
2016-4-21 11:28
- FPGA论坛
- 39
- 9568
8# 捡漏王子
你我讲的不是一个方面
主要是挺早前买过Xilinx的开发板，发现开源例子程序很少，发布的都是 ...
再次请教fifo的问题
2012-7-11 00:17
- FPGA论坛
- 11
- 1737
always@(posedge clk)
if(rst||full)begin
wr_en
virtex5 并行FLASH配置
2012-7-18 14:43
- FPGA论坛
- 4
- 1857
platform也支持并行的，BPI需要选用Impact支持的器件，没有这个型号可查看更高的ISE版本，是否有新增器件支 ...
2
3
近期访客