差分时钟的问题
2016-10-25 15:02
- PCB技术
- 12
- 2049
好的，谢谢
好的，谢谢
virtex5 DDR2调试求教
2016-10-9 14:11
- FPGA论坛
- 4
- 789
额。这个图确实大，两张原理设计图，一个屏幕截图的话，我都看不清楚。这个我看下能不能传pdf附件吧。DDR ...
图片较大，放小了不清晰，可以私聊吗？
最近在做VIRTEX5的DDR2 MIG 调试，phy_init_done管脚一直没有拉起来（仿真可以拉起来），error也没有拉高， ...
CCS3.3使用虚拟机安装是否可行？？
2016-10-22 22:22
- DSP 技术
- 8
- 3883
自己用纯verilog 写的俄罗斯方块，有很多问题，求大神指导
2016-10-7 19:04
- FPGA论坛
- 4
- 2781
SPI FLASH
2016-7-7 15:30
- 德州仪器MCU
- 16
- 2231
TMS320C6678 DDR3调试
2016-12-9 23:27
- 德州仪器MCU
- 5
- 1791
xilinx SRIO激活
2018-7-19 14:41
- FPGA论坛
- 3
- 2388
2
3
近期访客