lae129

粉丝 0 | 主题 1 | 回帖 5

PWM延时，FPGA里如何实现？我写的程序为什么出现这样的问题

FPGA论坛
5
1706

对啊。我怎么没想到。谢谢！

谢谢！但是用时序逻辑，有个问题，关断时最大的误差要延时一个时钟周期。如果我的死区设置为2uS,时钟是5.3M ...

若做点小改动：pos_edge2只在counter2加1操作为1，甚其他时候为0。那么波形正常 always @(posedge CLK or n ...

ｓｔｍ８的一些资料（适合新手）

2015-9-20 07:46

ST MCU
69
9191

感谢分享！正需要。

2

3

近期访客