请教一个FIFO时序是否会发生冲突
2013-3-27 14:38
- FPGA论坛
- 19
- 4027
如果是同源时钟，如果全局时许约束过了，是不会有问题的，布线工具会自动考虑并避免问题。 ...
MAP时间超长，如和解决？
2011-10-13 09:12
- FPGA论坛
- 19
- 4963
建议查看综合后报告,看lut/reg/dsp资源占用情况;如果资源没有问题,建议先把软件升到13.2. ...
搞FPGA是吃青春饭吗？
2013-2-21 17:31
- FPGA论坛
- 90
- 23457
FPGA找工作要看在什么城市。如果是北京/上海/深圳/西安/成都等研发重地，特别是中兴华为据点的，是不错的。 ...
大家状态机的写法
2011-10-12 21:11
- FPGA论坛
- 2
- 2035
你的这种写法应该算是两段式写法，用两个always描述状态机。前一个是时序电路，有一个是逻辑电路。建议：
1 ...
SPARTAN6 里边的IO都可以作差分对么？
2010-11-10 00:24
- FPGA论坛
- 8
- 4117
Xilinx FPGA IO都可以作差分对，要注意是P和N是固定的，而且有的bank只能做输入，有的bank能做输入输出。 ...
2
3
近期访客