CAN和RS485接口防雷保护电路
2017-11-23 09:43
- 工控、机电一体化
- 31
- 9735
好，谢谢，正在查这个资料
FPGA换了一个芯片逻辑跑偏了，为什么？
2015-1-4 11:17
- FPGA论坛
- 14
- 2101
用了两个不同频率的DCM，可以了。。时序部分还有点问题，有空再好好看看时序约束，有待学习 ...
对单个模块进行测试，发现用250MHz时钟程序可以跑准确，到300MHz还是不行。。。 ...
约束了外部时钟50MHz，对内部dcm产生的300MHz应该怎么约束呢
INFO:Timing:2698 - No timing constraints found, doing default enumeration.
INFO:Timing:3412 - To i ...
相位检测那部分是没什么问题，就是后续的一些逻辑就有问题了
我是检测两个输入波形的相位差，必须300MHz。在Spartan3e-250上瞎折腾了一番还能跑起来，后来芯片买了Spa ...
只是用了IBUFG,BUFG对输入时钟进行了约束，其他只是管脚约束，请问还要进行什么类型的时序约束？
之前编 ...
菜鸟求教，为什么我同样的程序在一块芯片里跑是对的，然后下载到另外一块芯片跑逻辑就不按原来的来了。有时 ...
【资料大盘点】+ CPCI板卡开发资料合集&可靠性试验国标合集
2022-6-11 15:33
- 电子技术交流论坛
- 36
- 8009
Xilinx XC6SLX9 用来开发基于PCI9054的板卡，逻辑资源够用吗
2015-3-27 19:53
- FPGA论坛
- 1
- 1725
TI电路----零漂移运放构成的仪表放大器电路赏析
2015-7-31 15:48
- 德州仪器模拟论坛
- 3
- 896
2
3
近期访客