pkgcd

粉丝 1 | 主题 0 | 回帖 5

如何通过改善Verilog程序以减少CPLD的宏单元用量

FPGA论坛
7
4169

少用触发器，多用组合逻辑实现 quartus或者ISE在综合时都要选项，可以选择面积优先。 ...

学习Verilog的感想

FPGA论坛
36
9018

多做几个项目就好了

求助帮忙选个cpld

2011-4-21 09:25

FPGA论坛
8
1845

6楼意见值得你参考

2

3

近期访客