关于fpga的简单问题
2013-1-29 21:16
- FPGA论坛
- 18
- 2574
ucf,我也是用图形的.自己做太麻烦.不过,手工修改是有的.
管脚位置, 时钟约束大都需要手工输入.
只是时钟 ...
quartus VHDL语言仿真问题
2013-1-17 20:37
- FPGA论坛
- 5
- 1982
其实,我做的这个也是有点缺陷. 主要是为了让entity定义一致.
实际上,加一个复位是比较必要的. 用于为所有信 ...
楼主程序毛病很多. 我做了一个.
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigne ...
请教sdram等长的知识
2013-1-16 19:37
- PCB技术
- 18
- 9205
我做过几块SDRAM的板子. 最早有一块就是随便走线的. 没有考虑等长, 也没加匹配电阻, 而且总线还与晶振靠的 ...
解决 删了
2013-1-23 22:12
- FPGA论坛
- 12
- 2264
不好意思, 用的是VHDL. Verilog应该也差不多.
呵呵,都做过. 不太难.
熟悉编程语言,
看懂手册.
由简单到复杂一步一步来.
书上经常要求top-down,我觉得不 ...
2
3
近期访客