关于RLOC约束提供时序性能的问题
2011-7-6 21:06
- FPGA论坛
- 25
- 8139
23# GoldSunMonkey
重庆 重庆这方面的太少了 郁闷
21# GoldSunMonkey
猴哥 这个问题现在还没有解决 不知道是不是我们公司的量太少 给AVNET打了电话说来个 ...
如何使用约束 将一个接收模块放在接近IO脚的区域
2011-11-23 16:04
- FPGA论坛
- 18
- 7080
顶一个
11# SuperX-man
超人大侠，用planahead看了一下，slice周围比较空。如下：
请教高手 关于LM3S9B92的EPI通用模式下的FRAME时序
2013-1-7 09:14
- 德州仪器MCU
- 19
- 4252
？
？？？
还是没人解答吗？？？
顶
8# hongshe16
LM3S 的EPI接口时序的确很难懂 网上也没有其他人用过的资料 LM3S看来用的人比较少 ...
6# TI_MCU
英文版的也没有看明白 正是因为英文版的没有看明白 所以才看的中文版的 比如：下面这张图的红 ...
等了一天了 还没有人回答吗？？？
怎么没人回答
用TI M3的 很少吗
小弟最近用LM3S9B92做一个项目 要用到EPI接口 使用EPI接口的通用模式和FPGA通信 看了一天EPI接口的通用模式 ...
xc5vfx30t多少钱了？民工能用起了吗？
2019-12-18 16:34
- FPGA论坛
- 23
- 5541
32路的ASI TO IP 是否有市场？？？
2011-8-9 23:51
- 数字广电
- 8
- 2573
xilinx又出ISE13.2了
2011-7-27 22:20
- FPGA论坛
- 22
- 5681
Xilinx的航空航天和军用产品对中国开放吗？
2020-8-7 11:22
- FPGA论坛
- 19
- 4564
郁闷 去广州出差 很长时间玩不了FPGA了
2011-7-25 21:46
- FPGA论坛
- 24
- 5148
2
3
近期访客