【锆石科技】关于 Verilog HDL 语言的一些关键问题解惑
2024-2-6 19:21
- FPGA论坛
- 530
- 64360
加入PWM模块，资源爆了
2017-1-6 11:03
- FPGA论坛
- 0
- 882
The signal is not driven by any source pin in the design.
2017-1-11 16:26
- FPGA论坛
- 0
- 2640
FPGA 如何估算程序所需的资源?
2017-2-8 14:46
- FPGA论坛
- 14
- 2899
你们如何建立 程序与PCIE的通信？
2017-2-9 14:18
- FPGA论坛
- 2
- 1159
使用SDK和ISE设计有什么区别吗？
2017-2-16 09:55
- FPGA论坛
- 11
- 1447
MUXCYs 多路选择器 数量不够
2017-2-13 15:09
- FPGA论坛
- 0
- 1325
2
3
近期访客