GSM教你使用PlanAhead进行 I/O Pin Planning(更新完成)
2013-12-5 15:58
- FPGA论坛
- 81
- 16635
分配各管脚还是推荐直接编辑ucf把，效率高
请教高手 - 关于ISE10.1的一个奇怪问题
2011-9-15 17:19
- FPGA论坛
- 8
- 3118
属于正常，ISE是bug不断的，什么情况都有可能出现
做了个不错的片子，但是开发环境做的一塌糊涂 ...
利用D触发器检测上升沿？
2011-9-15 13:02
- FPGA论坛
- 8
- 3492
沿探测是逻辑设计最基本技能
可以稍微思考下沿的特征：t1时刻为H/L，t1+clk时刻为L/H
主要考察对时钟、时 ...
期待大家的加入-源代码共享
2011-8-18 17:02
- FPGA论坛
- 27
- 7895
首先sp下lz的共享精神！
看了下头几行程序
说说小感受
说实话，lz的代码风格好像有点儿问题
1。无文件头 ...
FPGA毛刺怎么消除
2010-11-10 19:59
- FPGA论坛
- 22
- 6945
hoho,楼上各位不要把竞争冒险及触发器setup/hold时间混为一团
个人愚见，两者根本不是同一个东东 ...
大侠，请教个时序逻辑概念问题
2010-5-29 08:34
- FPGA论坛
- 1
- 2366
你的整个问题都是错的
那本书有这样注释？没仔细看过，你确信你贴上来的是原文？ ...
发布俺写的最新版的NIOS教程
2012-3-2 14:36
- FPGA论坛
- 25
- 8841
顶斑斑。。。
FPGA引脚直接接6.25V
2010-4-28 09:38
- FPGA论坛
- 8
- 3191
那是个概率问题
FPGA中为何多用异步复位？
2016-3-4 22:27
- FPGA论坛
- 18
- 4063
altera器件有全局异步复位管脚，此脚走的是优化过的布线通道，所以
用altera器件的程序有较多的使用了异步 ...
modelsim测试文件，哪位高人能帮我加个注释！
2012-12-10 21:47
- FPGA论坛
- 5
- 3902
看verilog2001相关语法就ok了
请教FPGA的硬件设计问题，谢谢
2010-4-24 17:51
- FPGA论坛
- 16
- 3510
lz要是确定是ns级的就不用折腾了，瞎折腾
ns级的通信模块，电平标准是？
us级还能玩玩 ...
毕业论文设计的电路，正在调试中,请大家点评
2009-2-6 22:08
- 嵌入式操作系统论坛
- 14
- 3674
不整点儿小算法进去，恐怕没有创新性，论文不好看呢
求教1M-50M时钟产生方法
2014-1-28 11:09
- 电子技术交流论坛
- 28
- 6019
晕的很，大部分答非所问lz也是问的太含糊了不就是想用CPLD操作下SRAM么？
为什么使用QUARTUS II编译不生成.SOF文件？
2012-8-26 11:01
- EDA 技术
- 3
- 17745
编译信息？
信号输出端串接一电阻的作用？
2012-2-28 10:32
- EDA 技术
- 11
- 7219
baidu 串联匹配
请教大家一个电池供电电路问题
2008-8-30 09:18
- 模拟技术论坛
- 4
- 2293
8ma还是挺大的，用什么电池也撑不久啊设计寿命多少啊可以休眠的话，用锂电池应该没问题去啊或者用大号的干 ...
双运放LM393不用的引脚如何处理？
2008-9-6 16:36
- 模拟技术论坛
- 9
- 13422
接成跟随或者vcc/2
FPGA 下载问题
2010-4-25 22:44
- FPGA论坛
- 1
- 2623
检查flash及flash和FPGA间的信号波形
问下，编译时候出的这个错误如何解决？
2010-4-28 09:45
- FPGA论坛
- 3
- 3431
涉及到符号优先级的，先加个括号再说
另外，建议缩进下，这风格太难看了 ...
麻烦啊 使用FPGA点亮LCD1602
2011-9-16 08:38
- FPGA论坛
- 5
- 2287
这个东西比较简单，搜下fpga4fun吧
2
3
近期访客