论坛首页
任务活动
问答
论坛专题
登录
注册
zcb86209768
+ 关注
粉丝
0
|
主题
0
|
回帖
2
加好友
私信
帖子
主题
回复
评论
MIg生成ddr2时序约束问题
2015-11-2 18:32
FPGA论坛
38
10091
请问楼主最后怎么解决的
生成bit流时incompatible due to VCCO mismatch
2015-8-17 23:15
FPGA论坛
9
5769
请问后来怎么解决的,我也遇到了这个问题
2
3
近期访客