一个关于波形为什么在计数器值为1的时候跳变，而不是在0
2010-11-26 17:17
- FPGA论坛
- 5
- 2410
请大家帮忙解决啊 谢谢了
entity fenpin is
port( clk: in std_logic;
q: out std_logic)end fenpin; ...
fpga经验谈(西安大唐电信)
2012-8-24 21:04
- FPGA论坛
- 161
- 20245
今日10：00在线研讨会：高输出效率的 PWM 控制器
2010-10-28 11:10
- 21ic投诉|建议|站务
- 25
- 5148
“庆祝赛灵思落户21ic论坛，抢楼送祝福”活动
2010-11-2 16:04
- FPGA论坛
- 1818
- 108218
2
3
近期访客