（求助）cpld给AD芯片max125写时序，我没找到时间参数
2013-9-22 12:12
- FPGA论坛
- 10
- 1965
谢谢啊!!真的在第五页..
谢谢版主大人
这是时序图
cpld写lcd的时序，第一次写vhdl，大家帮忙看看有问题没
2013-11-8 21:50
- FPGA论坛
- 6
- 2011
第一次写程序，对时序懵懵懂懂的，希望得到指点
这是程序
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
en ...
这是时序，，T4=200ns, T3=400ns,T3起始到T6起始的间隔为100ns,用的时钟周期是50ns. ...
dsp和cpld 外接看门狗芯片的问题，
2013-9-22 10:10
- DSP 技术
- 4
- 1737
谢谢版主 不过我听工程师说 dsp在下载程序的时候，cpld不控制看门狗的话，就会出现复位错误。还有在调 ...
2
3
近期访客