Xilinx DCM原理及其设计
2013-9-28 19:17
- FPGA论坛
- 45
- 10352
呵呵，这个好哦
求助啊，求助，一个spartan6加法器难住了几天了
2011-11-7 13:25
- FPGA论坛
- 17
- 5063
在SPARTAN3下，做加法器的话，最好走进位链。相比第一种方法是采用RTL级， 用ISE综合直到map后的资源SLICE ...
我和Xilinx不解的情缘
2012-1-2 23:09
- FPGA论坛
- 115
- 13069
呵呵 ，楼主很牛B。确实，正如我如今见到的一些师兄一样。。。都太强悍了，个个都是全能王。
不知道我啥时 ...
求助啊，求一个简单的程序
2011-11-6 14:24
- FPGA论坛
- 18
- 8868
不是吧 。可惜我身上没带。。
赛灵思rapidIO IP核自带的实例问题请教
2013-9-4 20:13
- FPGA论坛
- 102
- 17405
这个图是错误相关的代码
这个是综合时产生的对应的警告
下面这个图是我去掉UCF后综合后的结果，有显示这几个错误，大家帮我看看是什么问题 ...
我就暂时先不加ucf，把不用ucf能够全部综合通过后，再最后解决ucf的问题。
但是综合在map时出现了六个错误 ...
好像不行，我改了再综合还是报错，translate时就不能通过了。手机打字。。我也再想想看看 ...
为啥改成我用chipscope查到的那个对应的时钟，也提示不对？？？我先把你的建议实践一把，先谢谢你了。 ...
为啥改成我用chipscope查到的那个对应的时钟，也提示不对？？？我先把你的建议实践一把，先谢谢你了。 ...
20# GoldSunMonkey 想请问，如果修改了时钟约束，依然有很多的警告，是不是正常？ ...
可能说的不是很清楚，大家多多包涵， 上班的地方不能上网，上午因为一下子发了5个贴，于是不能回复了。 ...
下面再说下我碰到的问题
大家好不好意思来晚了，上图了 ，大家看这个框框的意思表明IP核能正常使用吗 ...
你们可以自己生成一个ISE 12.3的版本下rapidIO IP核，里面会生成一个例子，还有3个PDF档，其中一个关于rapi ...
是ISE 12.3 版本写错了
能够使用 并且能综合发现错误和警告 ，这已经说明我用得很彻底了
没啊 我有lincense 可以正常使用的
这几天在弄rapidIO，在ISE 12.4下例化了一个rapidIO IP核，同时产生了一个关于rapidIO相关设计用例，
看了 ...
2
3
近期访客