例说STM32F7高速缓存——Cache一致性问题（三）
2023-5-29 15:20
- ST MCU
- 16
- 1396
值得一提的是：对于第二种情况（图3.2），就不是 clean 操作了，而是 invalidate。需要先调用 SCB_Invalida ...
在初始化的时候进行设置：
__FORCE_WRITE_THROUGH();
1
宏定义为：
#define __FORCE_WRITE_THROUGH ...
（5）将所有 cacheable 的空间全部强制 Write-though
通过 cache 控制寄存器，将所有 cacheable 的空间全 ...
（4）将 SRAM1 相应区域设置为 Write-through 策略
通过 MPU 将 SRAM1 相应区域设置为透写模式（Write-thr ...
或者
（3）DMA 访问 SRAM1 前先 Clean cache
在启动 DMA 访问之前，程序员需要在合适的地方将 D-Cache 数据回写 ...
（2）将 SRAM1 相应区域设置为 shareable
通过 MPU 将 SRAM1 相应区域设置为 shareable，MPU_Config() 函 ...
3.3.3 解决方案
（1）不启动 D-Cache
注释掉 SCB_EnableDCache();
不启动 D-Cache，当然也就没有了 Cach ...
下载到 STM32F769I-DISCO 板子上，显然，由于此时开启了 D-Cache，会出现数据不一致的现象，执行结果如下所 ...
为了确保 aSRC_Const_Buffer 在 Flash，aDST_Buffer 在 DTCM，我们可以在编译完之后查看 *.map 文件，如下 ...
然后将 aSRC_Const_Buffer 数组定义为常量，即可分配到 RO 区域，aDST_Buffer 定义为普通的全局变量或静态 ...
3.3.2 复现 cache 一致性问题
我们先来按照示例要求编写代码，复现 cache 一致性问题。有些人可能会疑惑， ...
程数据的传输流程和路径如下图所示：
图3.3 Cache 示例数据传输框图
3.3 示例
3.3.1 程序描述
（1）首先将地址 0x20020000（SRAM1）处开始的 128 字节初始化为 0x55。
（2）将 ...
SPI通信
2023-12-22 09:31
- ST MCU
- 16
- 1687
2.2 四种SPI模式下的通信示例
下图显示了四种SPI模式下的通信示例。在这些示例中，数据显示在MOSI ...
时钟极性和时钟相位
在SPI通信中，主机可以选择时钟极性和时钟相位。在空闲状态期间，CPOL位设置时 ...
SPI协议
要开始SPI通信，主机必须发送时钟信号，并通过使能CS信号选择从机。片选通常是低电平有效 ...
例如在上图所示的8位系统中，为使第3个从机能够获得数据，需要24个时钟脉冲，而常规SPI模式下只需8个 ...
1.2.2 菊花链模式 在菊花链模式下，所有从机的片选信号连接在一起，数据从一个从机传播到下一个从机 ...
1.2 多从机配置
多个从机可与单个SPI主机一起使用。从机可以采用常规模式连接，或采用菊花链模式连 ...
2
3
近期访客