在 GD32 MCU 中，通常有两种类型的GPIO，非 5V耐受IO 以及 5V耐受 IO（部分MCU没
有 5VT引脚，如 GD32A503xx 系列），两种类型的IO 在结构上略有区别。如 图 2-1. 标准 IO
基本结构图 所示为一个标准IO 口的基本结构图：
图 . 标准 IO 基本结构图
I/O pin 表示的芯片的 I/O pad，与外部电路相连接，其他部分电路都是芯片的内部电路。
其中框图的上半部分表示 IO 的输出部分电路，当IO 使用其备用功能连接内部其他外设时，也
会共用相关功率输出部分电路。框图的下半部分表示 IO 的输入电路部分，作为备用功能连接
内部其他外设时，同样也会共用输入部分电路，如施密特触发器。框图的中间部分如红框4内
的电路表示模拟输入输出通道，模拟通道输出时（如 DAC 输出）不经过功率输出电路，输入
时也不经过施密特输入电路，直接将外部电路通过IO pin 与内部的模拟外设直接连接。
红框 3 表示的是 IO 输出时的主要功率电路，配置相关的控制寄存器，可以控制上、下两个M
OS 管导通以实现推挽输出或者是开漏输出。
红框 2 表示 IO 口的内部上拉或者下拉电路，通过相关寄存器的配置可以实现输入口的内部上
拉或者内部下拉，上拉/下拉电阻的阻值可以参考数据手册，典型值为 40kΩ，少数引脚上下拉
电阻非 40 kΩ，如 GD32F425xx 的 PA10 引脚上下拉电阻为 10 kΩ，详细数据可查看数据手
册中 GPIO characteristic 章节。
红框 1 中表示的 ESD 保护电路。
非 5VT IO 的 ESD 保护电路如 图 2. 非 5VT IO 引脚基本结构图 所示，ESD 保护电路在 IO
对 V DD 和 V SS 分别形成两个二极管，显然，如果 IO 上的电压比 V DD 的电压大于二极管的正向
导通压降，或者IO 上电压比 V SS 电位低，且压差大于二极管的正向导通电压，则会产生从IO到 V DD ，或者从 V SS 到 IO 的电流。
5VT IO 的 ESD 保护电路如 图 3. 5VT IO 引脚 基本结构图 所示，5VT IO 引脚没有连接到电
源（V DD ）的内部保护二极管。
因此，在实际使用中若存在引脚先上电，MCU 后上电的情况，优先选择使用 5VT的引脚作为
与外部连接先上电引脚，避免由于引脚漏电造成IO 引脚拉低；若必须选择标准IO引脚，需采
用比如三极管等隔离措施，防止引脚漏电。
图 2. 非 5VT IO
图 3. 5VT IO 引脚 基本结构图
|
楼主
标题置顶
标题高亮
