INT0外部中断下降沿和低电平触发有啥本质区别

2万 · 2014-5-15 19:25

1万 · 2014-5-15 19:25

下降沿是一个点，低电平是一个时间段，需要一直触发中断的用电平，只在变化时触发一次的，用沿。

1万 · 2014-5-15 19:26

下降沿触发是锁存中断信号——D触发器**的，意即：即使当时CPU来不及响应中断，外部中断信号撤消后，由于D触发器的**作用，消失的中断信号仍然有效，直到被响应并进入中断ISR，**的中断信号才会由硬件清除

2万 · 2014-5-15 19:26

下降沿检测的是电平变化，高电平转低电平，
低电平检测的是只要低电平保持就是，
差异是，如果是采用下降沿检测外部中断，检测到高电平转低电平会中断，但是如果中断检测口一直保持低电平，则无法产生下次中断，需要等下次检测到高电平转低电平才会中断。

1万 · 2014-5-15 19:27

嗯，如果是采用低电平检测外部中断，检测到低电平会中断

1万 · 2014-5-15 19:27

但是如果中断检测口一直保持低电平，中断处理完成后，会继续产生下次中断，需要检测到高电平才会停止中断产生。。

1万 · 2014-5-15 19:28

低电平触发是即时的，当外部中断信号撤消时，中断申请信号随之消失。

2万 · 2014-5-15 19:28

什么意思？

1万 · 2014-5-15 19:30

如果在外部中断信号作用申请期间，CPU来不及响应此中断，那么有可能，这次中断申请就漏掉了

1万 · 2014-5-15 19:30

显然下降沿触发不会漏掉短暂的中断申请信号。

1万 · 2014-5-15 19:31

低电平触发信号低电平宽度显然不能大于ISR响应执行时间

1万 · 2014-5-15 19:32

否则，当ISR完成，RETI退出中断时，将再次被低电平触发，如此反复响应中断

2万 · 2014-5-15 19:33

哦，解释的好详细啊，多谢大家

1万 · 2014-5-15 19:33

外部中断0的下降沿触发是在电平从高电平变为低电平时发生，比下降沿触发要可靠

1万 · 2014-5-15 19:34

一直处于低电平下降沿模式不会发生二次触发。

1万 · 2014-5-15 19:34

edge-trigger在特定时候容易丢中断，即主机由于某种原因（一般是中断繁忙）关掉中断期间，这时的中断的沿请求将丢失。设备的firmware在实现沿中断时，要意识到这一点；必要时重发。
所以一般我实现成电平方式，也方便和其它设备共享同一个物理中断请求线。

2万 · 2014-5-15 19:35

嗯，多谢补充

2万 · 2014-5-15 19:35

先结贴了哈~~~