- 请大狭帮看下程序--怎么没有输出???? (0篇回复)
- 请大狭帮看下程序--怎么没有输出???? (0篇回复)
- 谁帮我看看二分频程序，解释一下，谢了 (2篇回复)
- 大家有什么英文资料吗？ (0篇回复)
- 关于24c512存储器的设计问题 (0篇回复)
- 开发GAL芯片用什么开发软件呢？ (3篇回复)
- 各位高手,16V8用什么软件编程 (7篇回复)
- 请问大家用过的引脚最少的CPLD是什么型号的呢？ (1篇回复)
- 加法器 (2篇回复)
- 怎样在quartus中设置让用来延时的单输入或门不被编译器忽略 (6篇回复)
- 如果使用cpld的容量太多，会不会是编译通不过的原因 (1篇回复)
- 请教关于PAL电视信号设计的问题 (0篇回复)
- 请问quartus有将写入配置芯片的数据读出的功能吗 (0篇回复)
- 为什么我的开发板大部分IO引脚3V左右 (0篇回复)
- 求atmel at15xx系列cpld jtag 下载电缆原理图！！！ (1篇回复)
- 为什么没有人用PROTEL做电路仿真呢？ (2篇回复)
- 请求帮助：ICL7665可以用什么别的元件替代？ (0篇回复)
- 求助---关于CPLD采集图象信号时序的问题 (3篇回复)
- 状态机的奇怪问题 (0篇回复)
- 状态机的奇怪问题 (0篇回复)
- 关于 STATIC DPRAM 的竞争仲裁电路的问题 (0篇回复)
- 求助，帮看一下程序怎么改，谢谢！ (1篇回复)
- 用FPGA做DDS碰到的困难，各位大侠帮帮忙吧 (0篇回复)
- candence下analogLib库中sp1tswitch的用法？ (0篇回复)
- 可否用spectre跑cdl网表文件仿真 (9篇回复)
- maxplus2为何没有功能仿真？ (0篇回复)
- Pspice中器件问题 (1篇回复)
- 谁有smpte274、293、296的协议啊？ (0篇回复)
- Pspice中器件问题 (0篇回复)
- CPLD内一信号输出分两个脚输出波形? (0篇回复)
- 免注册高速下载"Quartus II 用户指南 中文版" (3篇回复)
- 一种新的结构化的ASIC-eASIC (6篇回复)
- 请问当电路中一个模块当前没有被用到时，让它处于什么状 (0篇回复)
- 请教！ (0篇回复)
- 求学习layout资料 (1篇回复)
- 求助!!!谁有PROTEL的下载链接???? (1篇回复)
- 帮我推荐一块ep1c3的开发板,谢谢了 (5篇回复)
- 多路视频采集 (2篇回复)
- 怎样设计驱动接口？ (0篇回复)
- 关于VGA(1024*768)时序问题请教!!! (4篇回复)