- VHDL硬件描述语言 (0篇回复)
- VHDL数字电路设计教程 (0篇回复)
- EDA资料 (0篇回复)
- EDA技术与VHDL (0篇回复)
- allegro 使用技巧（1） (10篇回复)
- 转载：Protel99SE在WIN7导入库【File is not recongnized】助手 (6篇回复)
- Cadence Allegro软件操作速成实战100讲-免费分享 (122篇回复)
- 从零开始走进FPGA世界 (32篇回复)
- 高性能FPGA的典型应用 (28篇回复)
- Xilinx Vivado软件石皮解方法 (21篇回复)
- Multisim-实用基础教程 (26篇回复)
- 电路仿真软件Multisim-11.0安装使用教程及** (3篇回复)
- 基于FPGA的嵌入式图像处理系统设计 (14篇回复)
- FPGA的硬件基础教程 (0篇回复)
- CPLD和FPGA的配置与下载的详细资料说明 (0篇回复)
- FPGA产生基于LFSR的伪随机数 (0篇回复)
- Verilog 浮点数运算模块 (0篇回复)
- Modelsim使用方法 转 (0篇回复)
- 一个完整的vivado工程搭建 (0篇回复)
- Vivado 安装及其石皮解 转 (0篇回复)
- 华为内部精品_终端互连PCB设计规范(88页)，PCB设计非常有用 (77篇回复)
- FPGA选型时的速度等级参数介绍 (0篇回复)
- VHDL语言的详细讲解学习课件 (0篇回复)
- Xilinx 7系列FPGA选择资源的技术参考指南 (0篇回复)
- 有人用过PADS9.5的HyperLynx做电路仿真 吗 ？ (6篇回复)
- ALLEGRO快速换层技巧 (1篇回复)
- Allegro中设置开窗的方法 （转） (1篇回复)
- Allegro16.6拼版 (12篇回复)
- modelsim详细使用教程 (0篇回复)
- modelsim_v6.5入门教程 (0篇回复)
- FPGA设计实战 (0篇回复)
- 经验分享：如何选购FPGA 开发板 (16篇回复)
- allegro封装生成器(转帖) (3篇回复)
- Verilog HDL数字设计与综合（第二版） (21篇回复)
- Verilog HDL程序设计实例详解 (21篇回复)
- Verilog的135个经典设计实例 (21篇回复)
- Verilog+硬件描述语言参考手册 (22篇回复)
- Verilog数字系统设计教程 (21篇回复)
- Verilog HDL 综合实用教程 (22篇回复)
- Multisim10经典教程 (1篇回复)