catiya 发表于 2009-10-16 12:58

[菜鸟]一个关于D触发器的小问题

一个关于D触发器的问题，采用quartus7编译并仿真，如图1，

https://bbs.21ic.com/images/default/attachimg.gif https://bbs.21ic.com/attachments/month_0910/09101612556204b5aded8d3810.jpg


如果在仿真文件中手动将d端置为1，那clk端来一个脉冲，q端由0变为1，此后无论clk怎样变化，q端保持为1，这是我所期望的结果，如图2，

https://bbs.21ic.com/images/default/attachimg.gif https://bbs.21ic.com/attachments/month_0910/09101612550811ac651addee1e.jpg


但是如果在程序中直接将d端接到vcc，如图3：

https://bbs.21ic.com/images/default/attachimg.gif https://bbs.21ic.com/attachments/month_0910/091016125526e199ee47e641d2.jpg


仿真出来q端则一直为高，而与clk无关？如图4：

https://bbs.21ic.com/images/default/attachimg.gif https://bbs.21ic.com/attachments/month_0910/09101612555ad4564175367690.jpg


请问这是什么原因？

谢谢！

sheshichu 发表于 2009-10-16 15:20

我是这样整的。你看下。

sheshichu 发表于 2009-10-16 15:23

file:///X:/ylt.bmpfile:///x:/bx.bmp

catiya 发表于 2009-10-16 15:43

楼上的大哥，图片没贴上啊

钻研的鱼 发表于 2009-10-16 15:46

fpga有上电复位过程或者缺省输出。
另外你的这个实验有何用处？感觉这种想法无实际意义

catiya 发表于 2009-10-16 16:16

我就是不明白这两种办法给D端赋值为什么导致不同的结果。

sheshichu 发表于 2009-10-17 09:00

你加个复位信号输入就行了。

蓝色的云 发表于 2009-10-17 13:09

本帖最后由 蓝色的云 于 2009-10-17 13:13 编辑

MAX+plus II
原理图

结果

Fourier00 发表于 2009-10-17 21:48

ding

patrick007 发表于 2009-10-18 07:48

我不太明白，为什么这两个DFF的tco不太一样。Q1和Q好像不是在同一时刻。
跟仿真原理有关吗？

catiya 发表于 2009-10-19 09:23

感谢各位的关注。特别感谢蓝色的云。

本帖最后由 catiya 于 2009-10-19 09:36 编辑

但是我用quartus2仿真出来依然不对：

仿真结果：
页: [1]
查看完整版本: [菜鸟]一个关于D触发器的小问题