DDR设计串接电阻的问题
看见很多的CPU与DDR3连接需要串接电阻，电阻摆放的位置大多在CPU与DDR3中间的位置。CPU与DDR3连接不是根据层叠结构设置好走线的阻值就可以达到阻抗匹配了么？为什么还需要串接电阻？串接电阻的值如何定？而且我还发现SDRAM、DDR2与CPU连接一般不需要串接电阻，弄好阻抗匹配、等长设计就OK了。 本帖最后由 lbcumt 于 2016-3-30 17:51 编辑串接电阻是为了防止源端反射或者终端反射，常用的端接方式有源端串联端接、终端并联端接、二极管端接、戴维南端接等。因为芯片驱动管脚的内阻比较小，一般为10-20欧姆，内阻加上串联的电阻值应该等于 50欧姆，才不会有反射，所以串联电阻一般为22-33欧姆。有的内存芯片内部有ODT，或许可以省略端接电阻，这个要根据实际情况和芯片手册决定。 镁光就有ODT 所以不需要电阻 内部有了 1、串接电阻更多是为了照应到高速信号一致性地设计
2、其次虽然DDR内部也有ODT终端可调电阻可以进行配合，但是考虑到可能后期实际应用中的补偿不足的现象，串接电阻可以对应进行补足 1.端接电阻为了解决阻抗匹配问题，降低反射，提升信号质量；
2.端接，如果单向传输通常放在源端，如果双向传输，则放中间
页:
[1]