举报
您需要 登录 才可以下载或查看,没有账号?注册
EMC110 发表于 2017-2-26 17:42 电路图,测试结果图?
1611129919@ 发表于 2017-3-8 17:30 你板子上有15M的CLK吗?重点关注一下,根据你的测试图形,应该是时钟信号带来的骚扰。 ...
丁弋宇 发表于 2017-3-1 20:41 你的布线,设计,绝对是一塌糊涂。。。
firefight4321 发表于 2017-3-9 17:04 15M的时钟用GND线包起来,在时钟线上源端加RC滤波
qaz008 发表于 2017-3-10 23:30 把晶振、电源和地处理一下。 关于递百科(Debug)技术:
本版积分规则 发表回复 回帖后跳转到最后一页
人才类勋章
等级类勋章
发帖类勋章
时间类勋章
1
11
0
扫码关注 21ic 官方微信
扫码关注嵌入式微处理器
扫码关注电源系统设计
扫码关注21ic项目外包
扫码浏览21ic手机版
本站介绍 | 申请友情链接 | 欢迎投稿 | 隐私声明 | 广告业务 | 网站地图 | 联系我们 | 诚聘英才
京公网安备 11010802024343号