聊聊信号的回勾和过冲
本帖最后由 jinwenfeng 于 2017-4-8 15:37 编辑以TF卡CLK为例进行讲解。
TF卡CLK接收端（弹片处）测到的波形如下。图1 TF卡CLK接收端波形（弹片处） TF卡CLK通路串0Ω和50Ω，在弹片处测的幅度不变，则TF卡CLK的输入阻抗是高阻。测试点与TF卡内部DIE之间有一段弹片和TF卡金手指，则感性比较大。测试波形有回勾塌陷，伴有过冲，基本可以断定是高负载+电感+电容这种情况。使用ADS进行仿真，仿真图与结果如下。图2 TF卡CLK仿真图（0Ω）图3 TF卡CLK仿真结果（0Ω） 由上图可以看出，源端串0Ω，内部DIE有过冲无回勾，弹片处有回勾和过冲，源端有台阶、回勾和过冲。源端的台阶是高阻负载不匹配引起的，测量源端波形如下。图4 TF卡CLK源端波形 源端测到的波形也有类似的台阶，与仿真结果基本一致。 TF卡内部DIE只有过冲，可以在源端串个小电阻，增加源阻抗，减小向微带线注入的电压电流，即减弱源端驱动力。这样就可以减缓对电容的充电速度，防止电容过充而产生过冲。 经过调试，源端串22Ω电阻，效果较好，如下图。图5 TF卡CLK接收端波形（弹片处）图6 TF卡CLK仿真结果（22Ω） 由上图弹片处的实测波形和标红的仿真波形（TF卡内部DIE）可知，过冲基本没有了。
比较基础的问题，相信搞清楚的人也不多 搬个小板凳学习 过冲基本没有了，但是信号的回勾还是没有解决啊 dqwuf2008 发表于 2017-4-19 09:10
过冲基本没有了，但是信号的回勾还是没有解决啊
你都没有认真看帖子，芯片内部DIE是没有回勾的，是外部测量有回勾 jinwenfeng 发表于 2017-4-19 14:32
你都没有认真看帖子，芯片内部DIE是没有回勾的，是外部测量有回勾
我知道，我就想知道能有什么方法把外部测量的回勾问题也解决掉么？ dqwuf2008 发表于 2017-4-19 14:37
我知道，我就想知道能有什么方法把外部测量的回勾问题也解决掉么？
外部测量到的回勾虽然真实存在，但是只要芯片内部DIE没有回勾就不用管。 要消除这个回勾，可以在终端并联电阻，或者减小负载电感电容，仿真模型都给出来了，你试下就知道了
搬个小板凳学习 干货贴！学习学习 相似的问题以前武晔卿老师的博客有一篇**专门讨论过； 学习了。 就佩服这种将技术做细的大神，另外想请教下：开关电源，驱动mos管，驱动脉冲的尖峰（上升沿）是什么原因造成的？如何消除？谢谢 佩服 很牛------ 搬个小板凳学习 it_yrj 发表于 2017-4-28 13:42
就佩服这种将技术做细的大神，另外想请教下：开关电源，驱动mos管，驱动脉冲的尖峰（上升沿）是什么原因造 ...
最好上图，不然我也是瞎猜，不过**不离十应该是RLC阻尼振荡，如果是阻尼振荡引起的话，无非就是增加阻尼比，具体怎么调，可以参考自控原理的二阶系统的公式 厉害厉害!
PS:有个小问题：仿真模型里元件值是怎么确定的呢？自己测量？还是器件手册有写？
后端 金手指的电感量是怎么确定的？经验吗？ 楼主某些参数设置不准确，或者说不严谨 MARK
页:
[1]
2