dereck1314 发表于 2018-8-29 15:20
大神看看我新发的给点意见呗
你的示波器上显示的是啥波形啊？就是杂波，485不管A/B线，正常波形是漂亮的方波。
在做什么产品呢，给你推荐一个电流环传输方式的总线PowerBUS，抗干扰能力极强，开发也很简单可串口透传完全兼容485
通讯跑死了一般是程序设计问题，不用纠结于硬件。
dereck1314 发表于 2018-8-29 15:19
大神看看我新发的给点意见呗
正常工况，AB不需要任何上拉下拉的，0V就是逻辑1.
在有干扰场合，加上拉下拉可以增强抗干扰能力，但是静态电流也增加了。
gx_huang 发表于 2018-8-30 09:24
正常工况，AB不需要任何上拉下拉的，0V就是逻辑1.
在有干扰场合，加上拉下拉可以增强抗干扰能力，但是静 ...
也是很奇怪，我现在发现485 AB不上拉下拉的话，有概率有问题，但是大部分没问题，那这个是干扰的情况吧？
tom_xu 发表于 2018-8-29 15:45
你的示波器上显示的是啥波形啊？就是杂波，485不管A/B线，正常波形是漂亮的方波。 ...
示波器放大到500mv一格了，所以才这样，而且这个是没有通讯的情况，有通讯就出方波了
gx_huang 发表于 2018-8-30 09:24
正常工况，AB不需要任何上拉下拉的，0V就是逻辑1.
在有干扰场合，加上拉下拉可以增强抗干扰能力，但是静 ...
我测了下西门子触摸屏的485，A 100K上拉到VCCB 100K下拉到GND
有点迷啊，我不知道如果要上拉下拉，拉多少电阻合适
100k上下拉没问题，我一般喜欢用47K.
dereck1314 发表于 2018-8-31 09:33
我测了下西门子触摸屏的485，A 100K上拉到VCCB 100K下拉到GND
有点迷啊，我不知道如果要上拉下拉，拉多 ...
这个上拉下拉，范围挺宽，取一个抗干扰和耗电的平衡点。
dereck1314 发表于 2018-8-31 08:46
也是很奇怪，我现在发现485 AB不上拉下拉的话，有概率有问题，但是大部分没问题，那这个是干扰的情况吧？ ...
这个不好说。
不过，从硬件角度看，不加上拉下拉，先要保证不出问题，然后再考虑上拉下拉。
也就是说，没有上拉下拉，也要保证没有问题。
注意满足200mV门限的基础上，偏置电阻宜取高限。
另外注意测试时不能有节点处于发送态，应在浮空态下测试。
chunyang 发表于 2018-8-31 23:58
注意满足200mV门限的基础上，偏置电阻宜取高限。
大神，您看我计算方法是不是正确，正确的话，计算出来的电阻很小哦
计算过程如下：
R1： A端偏置电阻，上拉至VCC
R2： B端偏置电阻，下拉至GND
R3：120欧姆，且通讯两端只有一个R终端
首先要保证AB端在无通讯的情况下电压差大于200mv，也就是流过R3的电流要大于(200mV/R3)
整体来看，VCC和GND之间为R1、R2、R3串联，故VCC/(R1+R2+R3)>200mV/R3
所以 R1+R2 <（VCC*R3/200mV） - R3 = 3K - 120欧姆 = 2.88K
也就是说两个偏置电阻加起来要少于2.88K，是这样吗？ 两偏置电阻的取值有讲究吗？还是随便取值，只要两者相加不超过2.88K
tom_xu 发表于 2018-8-31 12:41
100k上下拉没问题，我一般喜欢用47K.
大神，47k是经验吗？还是计算出来的
tom_xu 发表于 2018-8-31 12:41
100k上下拉没问题，我一般喜欢用47K.
大神，47k是经验吗？还是计算出来的
gx_huang 发表于 2018-8-31 12:45
这个上拉下拉，范围挺宽，取一个抗干扰和耗电的平衡点。
通过测试取出吗？还是计算，还是经验~{:lol:}
如果上下拉电阻太小，那电流很大啊，所以要弱上下拉电阻。
用不着什么都要计算，已经经过长期验证的电路，直接拿来用就行。
dereck1314 发表于 2018-9-3 08:47
大神，您看我计算方法是不是正确，正确的话，计算出来的电阻很小哦
计算过程如下：
上下偏置电阻取值应相同，即令差分中点为1/2Vcc，这样对电源摆幅范围的利用率最大，且元件参数归一对控制成本有利。120欧姆终端电阻原则上用两个，除非总线长度有限，按两个算，合成电阻为60欧，线路电阻和端口内阻不用考虑，这样也等于自然留取了余量。60欧姆上取200mV压降，根据欧姆定律可算出电流，再由5V Vcc和电流算出总电阻阻值，减去终端电阻再除以2就是偏置电阻的阻值上限。
https://bbs.21ic.com/icview-11535-1-1.html