74HC595 以及74HC165 4级EMC防护
本帖最后由 孙玉其 于 2019-12-16 10:28 编辑74HC595是一个8位串行输入、并行输出的位移缓存器：并行输出为三态输出。在SCK 的上升沿，串行数据由SDL输入到内部的8位位移缓存器，并由Q7'输出，而并行输出则是在LCK的上升沿将在8位位移缓存器的数据存入到8位并行输出缓存器。当串行数据输入端OE的控制信号为低使能时，并行输出端的输出值等于并行输出缓存器所存储的值。
74HC165是8位并行读取或串行输入移位寄存器，可在末级得到互补的串行输出（Q7和!Q7），当异步并行读取引脚（!PL）输入为低时，从D0到D7口输入的并行数据将被读取进寄存器内。而当异步并行读取引脚为高时，数据将在每个时钟脉冲的上升沿从https://gss1.bdstatic.com/9vo3dSag_xI4khGkpoWK1HF6hhy/baike/pic/item/b3119313b07eca80cc37bf129a2397dda1448311.jpg
引脚串行进入寄存器并将现有数据右移一位（https://gss3.bdstatic.com/-Po3dSag_xI4khGkpoWK1HF6hhy/baike/pic/item/c75c10385343fbf2110d26d6bb7eca8065388f26.jpg
以此类推）。利用这种特性，只要把Q7输出绑定到下一级的https://gss1.bdstatic.com/9vo3dSag_xI4khGkpoWK1HF6hhy/baike/pic/item/b3119313b07eca80cc37bf129a2397dda1448311.jpg
输入，即可实现移位寄存器位数的扩展。
74HC165的时钟输入是一个“门控与”结构，CP（时钟脉冲）和CE（时钟允许）共同产生有效时钟输入。只有在CE（时钟允许）为低时，CP（时钟脉冲）才有效
由于芯片过于单一只是简单与非门，没有做任何EMC处理。导致大家使用时会出现各种不良的现象。给大家推荐一套电路能保证做4级的EMC不会出现不良现象。给大家一份原理图设计方案。有什么好的意见和别的问题留贴大家共同交流。感谢您翻阅本人的帖子！
有按钮开关操作是要有ESD防护，4级指的是什么具体标准？TVS用什么参数的？ awei0822 发表于 2019-12-20 14:12
有按钮开关操作是要有ESD防护，4级指的是什么具体标准？TVS用什么参数的？
4级是指空气放电正负15000，接触放电正负8000。要是同个装置需要做浪涌脉冲群实验也能抵挡4级（信号对PE4000,两两信号之间2000）。保证灯实验时不会闪亮。TVS使用6.5的即可 本帖最后由 孙玉其 于 2019-12-27 08:51 编辑
awei0822 发表于 2019-12-20 14:12
有按钮开关操作是要有ESD防护，4级指的是什么具体标准？TVS用什么参数的？
4级是指空气放电正负15000，接触放电正负8000。 主要是堆器件了，嘻嘻，楼主是卖吸收器件的？ 看了楼主EMC电路，就2条：（1）芯片输出口接6.5V的TVS到GND； （2）芯片输入加RC（100R，100pF）低通滤波。 这也有点恨了吧.加这么多TVS管..
页:
[1]