buzhang1915 发表于 2021-1-7 14:26

HC32F460 的ADC如何在系统时钟为200Mhz的情况下，配置成60Mh转换频率

官方给的例程倒是有60Mhz的，但是系统时钟也是60M的了，还有一些例程是把系统时钟配置成168Mhz，然后把PCKLK2和PCLK4分别作为ADC转换频率和ADC逻辑频率。
我现在是把系统时钟设为200M（MPLL），然后看到PCLK4可以选UPLL，所以就把UPLL配置成240M，然后分频四分频UPLLR（60M），把UPLLR作为AD/TRNG的时钟源，但是程序上电后跑飞了，跑到一个调试串口那里了

caigang13 发表于 2021-1-7 20:35

那说明配置有问题

martinhu 发表于 2021-1-8 15:59

MPLL200M的话，flash waitcycle得是5，而且在切换PLL时钟之前，PWC里面得调用一个函数，跑高性能模式。
页: [1]
查看完整版本: HC32F460 的ADC如何在系统时钟为200Mhz的情况下，配置成60Mh转换频率