gaochy1126 发表于 2021-6-29 20:57

Xilinx Vivado的使用详细介绍 --创建工程、编写代码、行...

新建工程打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New Project即可新建工程。 https://www.pianshen.com/images/582/5432842843419eefa998464e452bdf76.png
点击Next；https://www.pianshen.com/images/980/4e9d59d1c422cf13b2276b9ac2eed044.png输入工程名称和路径。 https://www.pianshen.com/images/928/737bb89731c7b494c288399711bb2870.png
选择RTL Project，勾选Do not specify sources at this time（这样可以跳过添加源文件的步骤，源文件可以后面再添加）。 https://www.pianshen.com/images/648/3f75c99f094817c2b81d55797c043230.png直接选择Boards，然后选择Zedboard Zynq Evaluation and Development Kit 硬件开发包。 https://www.pianshen.com/images/53/ad7b2f6e5d1930686e12112e355c05bd.png点击Next，再点击Finish，项目新建完成 https://www.pianshen.com/images/44/6ccba52d01fd33e49e386b124f9e95b4.png添加Verilog设计文件（Design Source）在Project Manager窗口中，右击选择Design Sources，在空白处或任意文件夹上右击，选择Add Sources。https://www.pianshen.com/images/732/d4a04def878554fc3214d99debb2df14.png
选择Add or Create Design Sources，点击Next。https://www.pianshen.com/images/310/f36971c2e5b8765ba778892819e9151e.png点击Create File按钮，弹出的小窗口中输入文件名，点击OK。 https://www.pianshen.com/images/249/56c98114f236fbdec1415f0d4a2b3f71.png可以一次性新建或添加多个文件，最后点击Finish。 https://www.pianshen.com/images/17/d9b1ad24a412452748995fa086ffa159.png
稍后会弹出定义模块的窗口，也就是刚刚添加的test文件。可以在这里设置test模块的输入输出端口；或者直接点击OK，稍后再自行编写。 https://www.pianshen.com/images/787/93607f98188fa19dada471d354b2e3c3.png点击OK后，如果弹出下面窗口直接点击Yes。https://www.pianshen.com/images/717/71b51f3da9c8725fe62c9ac1c8e01a25.pngtest文件和对应的模块即创建完成，如下图。 https://www.pianshen.com/images/243/361ecb16f179084e135f4e02a576b413.png添加Verilog仿真文件（Simulation Source）操作和上一步添加Verilog设计文件基本一致，唯一的区别是选择Add or Create Simulation Sources。新建一个名为simu的仿真文件。 https://www.pianshen.com/images/511/71453626e521c060e527157cdde80abf.png
设计文件新建完成后，在Design Sources和Simulation Sources中都有，而仿真文件只会出现在Simulation Sources文件夹中。设计文件可以用于仿真，也可以用于最终烧写进开发板，而仿真文件仅用于仿真。https://www.pianshen.com/images/104/98a8d4fd2727d7fa5c85d957428d88b8.png

gaochy1126 发表于 2021-6-29 20:58

行为仿真右击simu模块，选择Set as Top，将simu模块设置为仿真时的顶层模块。顶层模块类似于C编程时的入口函数，即main函数。main`函数可以调用其他子函数；类似的，顶层模块可以调用其他模块。（或保持默认设置,即如果没有将仿真模块设置为顶层文件时，执行此操作）。在Flow Navigator窗口中点击Run Simulation - Run Behavioral Simulation；或者在菜单中选择Flow - Run Simulation - Run Behavioral Simulation，即可启动行为仿真。 https://www.pianshen.com/images/798/b01ffae098fc2470b4fcf8c2f5155f6e.png稍后Behavioral Simulation窗口打开，即可看到输出的仿真波形。https://www.pianshen.com/images/192/b438df38dc8adecf67aa7dc5470eac08.png操作技巧双击图中右侧的Untitled 2标签，可以最大化仿真波形窗口。在波形窗口按住Ctrl键并滚动鼠标滚轮，可以横向缩放波形；按住Shift并滚动鼠标滚轮，可以横向平移波形。 https://www.pianshen.com/images/319/a5015fff6dab6ed50198e1ab00262a1f.png
在Behavioral Simulation窗口中的Scopes子窗口，根据模块调用关系选中myTest，在右侧的Objects窗口即可看到test模块中所有的信号。右击信号，选择Add To Wave Window，可将波形添加到右侧的仿真波形窗口，保存仿真文件，再次仿真时就可以看到该信号的波形。https://www.pianshen.com/images/582/197fc0a912a6f15fbf960b2a79f3cb9e.png对于一些输出数字信号波形的情况，例如让reg sine_out输出正弦波，仿真后右击信号，选择Waveform Style - Analog，即可以波形的形式查看信号。如图显示的就是正弦波信号（注意这里信号本身还是数字信号，并不是模拟信号，只是用软件显示出了其幅值随时间变化的波形）。 https://www.pianshen.com/images/129/a5bf205fb1e37ee2bd5bdfd867258459.png
对于多位信号例如wire p，默认使用二进制形式显示，可以根据需要修改。例如右击选择Radix - Unsigned Decimal即可设置为无符号十进制显示，如图。 https://www.pianshen.com/images/285/6c9843e56d2d297f19fa3e790b6fb58d.png

yorkbarney 发表于 2021-6-30 21:39

资料 好好收藏一下                                 

eefas 发表于 2021-6-30 21:39

感觉今后应该用的人很多                                 

juliestephen 发表于 2021-6-30 21:39

感谢分享，提供的例程很实用                                 

burgessmaggie 发表于 2021-6-30 21:39

资料很实用，谢谢楼主！                                 

febgxu 发表于 2021-6-30 21:40

应用还是很广泛的                                 

sdlls 发表于 2021-6-30 21:40

资料的确是很全面                                 

jimmhu 发表于 2021-6-30 21:40

谢谢你共享的资料                                 

pentruman 发表于 2021-6-30 21:40

应用还是很广泛的                                 

vivilyly 发表于 2021-6-30 21:41

应用还是很广泛的                                 

loutin 发表于 2021-6-30 21:41

资料够全的，多谢分享                                 

abotomson 发表于 2021-6-30 21:41

内容还是非常丰富的                                 

geraldbetty 发表于 2021-6-30 21:41

楼主太好了，非常感谢            

typeof 发表于 2021-6-30 21:42

资料 好好收藏一下                                 

primojones 发表于 2021-6-30 21:42

资料还是相当全面的                                 

fentianyou 发表于 2021-6-30 21:42

感觉今后应该用的人很多                                 

yujielun 发表于 2021-6-30 21:43

相当全的资料，很适合初学者                                 

gygp 发表于 2021-6-30 21:43

感觉今后应该用的人很多                                 

modesty3jonah 发表于 2021-6-30 21:43

感谢分享，提供的例程很实用                                 
页: [1] 2
查看完整版本: Xilinx Vivado的使用详细介绍 --创建工程、编写代码、行...